Чому два НЕ ворота послідовно?

Нещодавно я дивився на таблиці даних для 74HC139 IC, щоб переконатися, чи підходить він для мого проекту, і натрапив на таку логічну діаграму, яка здається мені трохи дивною:

^{імітувати цю схему - Схематично створено за допомогою CircuitLab}

Для кожного з входів Yn є два ворота NOT після шлюзу NAND з потрійним входом; Я не розумію, для чого це потрібно, як говорить нам проста булева логіка:

Тому я припускаю, що є якась електронна причина, чому перед виходом є два інвертора? Я чув, як раніше не називались воротами з назвою "Інвертування буферів", і вони нібито ізолюють ланцюг до і після, однак я не можу претендувати на розуміння використання цього, тому я буду вдячний за будь-яке просвітлення!

Можливі причини:

1. Балансування завантаження
   • У водія автомобіля A невідома кількість вентиляторів для керування. Вентилятор в ланцюзі та паразитичне його збудження можна обчислити для конкретних ланцюгів, але ми не знаємо інших ланцюгів, які підключені драйвером. По суті, інвертори використовуються як буферний еквівалент. і допомогти в боротьбі з паразитами.
2. Час і загальний струм
   • Для зменшення перебігу переходу, інвертори другого стану можуть бути розміром для більш швидкого перемикача переходу. Це робить оновлення входу воріт NAND майже в той же час. Якщо входи змінюються менше періодично, енергію можна економити, а перехідні глюки можна зменшити.
3. Посилення сигналу та потужність
   • Скажімо, VDD = 1,2 В, але на вході 0,9 В. Вхід все ще є логічним 1, але вважається слабким, що спричиняє повільніше перемикання та спалює більше енергії. Перші інвертори можуть бути розміром для кращого управління переходами, роблячи напругу більш передбачуваною для решти конструкції.
   • Також існує можливість зміни області напруги. У цьому випадку інвертори в першому стані можуть діяти як крок вниз, наприклад, 5В вхідний домен до 2В домену.
4. Будь-яке поєднання перерахованого

Час, необхідний для перемикання затвора, залежить від кількості ємнісного навантаження, яке він повинен приводити, розміру транзисторів та кількості транзисторів послідовно. Інвертор складається з одного NFET (N-канальний польовий транзистор) і одного PFET (P-канал FET); тринадійний затвор NAND має три PFET паралельно і три NFET послідовно. Для того, щоб 3-вхідний NAND-шлюз міг перемикати вихідний рівень так само швидко, як це міг би інвертор, кожен з трьох NFET повинен був бути втричі більшим, ніж один-єдиний NFET інвертора.

Для невеликого мікросхеми, такого як цей, єдиними транзисторами, які мають керувати будь-яким значним навантаженням, є ті, які підключені до вихідних штифтів. Використовуючи чотири виходи, керовані інверторами, необхідно мати чотири великих PFET та чотири великих NFET, а також купу маленьких. Якщо призначати NFETs площею "1", PFET, ймовірно, матиме площу близько 1,5 (матеріал P-каналу працює не так добре, як N-канал), загальною площею близько 10. Якщо Виходи були керовані безпосередньо воротами NAND, потрібно було б використовувати дванадцять великих PFET (загальна площа 18) та дванадцять величезних NFET (загальна площа 36, загальна площа близько 54. Додавання 20 маленьких NFET та 20 маленьких PFET) [12 кожна для NAND, і 8 для інверторів] схема зменшить площу, спожиту великими транзисторами, на 44 одиниці - більш ніж на 80%!

Хоча трапляються випадки, коли вихідний штифт керуватиме безпосередньо «логічними воротами», окрім інвертора, при цьому вихідні виходи значно збільшують площу, необхідну для вихідних транзисторів; це, як правило, варто лише в тих випадках, коли, наприклад, пристрій має два входи для живлення, і він повинен бути здатний знижувати свій вихідний рівень навіть тоді, коли працює лише один блок живлення.

Якщо затвор NAND виконаний очевидним чином (три паралельні транзистори до GND і три транзистори серії Vdd), то він буде мати низьку потужність джерела, переходи не будуть різкими, а час затримки залежатиме від ємності навантаження. Додавання буфера (або двох для відновлення логіки) очищує всі ці проблеми.

Ось який типовий небуферизований інвертор (такий схематичний) ...

..трансферна функція (вихідний та вхідний сигнал, показаний у рядку (1)) виглядає так:

За допомогою буфера лінія (1) буде набагато ближче до квадратної форми. (другий рядок - це струм, який проводиться).

Це нерозумно, якщо ви просто намагаєтеся донести логіку чіпа. Ймовірно, це намальовано таким чином, оскільки всередині є деякі стадії буферизації. Внутрішні ворота, ймовірно, дуже маленькі, з невеликими можливостями приводу. Сигнали, які виходять назовні, повинні пройти через буфер, який може джерело і протікати набагато більше струму. Якось ця деталь реалізації, здається, перетворила її в логічний опис, де вона не належить. Логіка була б однаковою, якби два інвертора послідовно замінили дротом. Тоді має бути загальна характеристика швидкості та поточного приводу для виходів. Ви можете також передбачити повільніші та потужніші ворота NAND.

Хоча це може здатися безглуздим, але це має практичне застосування. Це посилить слабкий вихідний сигнал. Рівень не змінюється, але повноцінні можливості струму або занурення кінцевого інвертора доступні для приведення в дію опору навантаження при необхідності

У минулому таке розташування використовувалося для затримки.