Чому NAND воріт віддається перевагу над воротами NOR у промисловості?

Я читав у багатьох місцях, що NAND ворота віддають перевагу над воротами NOR у промисловості. Причини, наведені в Інтернеті, кажуть:

NAND має меншу затримку, ніж Нор, завдяки NAND PMOS (розмір 2 і паралельно) порівняно з NOR PMOS (розмір 4 послідовно).

На моє розуміння, затримка була б однаковою. Ось як я думаю, що це працює:

Абсолютна затримка (Дабс) = t (gh + p)
g = логічне зусилля
h = електричне зусилля
p = затримка паразитів
t = одиниця затримки, яка є постійною технологією

Для NAND і NOR ворота (gh + p) виходять (Cout / 3 + 2). Також t є однаковим для обох. Тоді затримка повинна бути однаковою правдою?

digital-logic delay

— Цікавий
джерело

Якщо виробництво воріт "NOR" з однаковою здатністю водіння вимагає використання транзисторів, які вдвічі більше, що це буде означати пропускну спроможність цих транзисторів, і як це вплине на швидкість?

— supercat

Принаймні для сімейства HC, TI перераховує однакові затримки розповсюдження для 74HC00 (NAND) та 74HC02 (NOR)

— tcrosley

@placeholder Дякую за пояснення у вашому коментарі до моєї (зараз) видаленої відповіді. Виявляється, що ОП має на увазі внутрішню конструкцію ІС, а не будь-яка перевага для логічних дизайнерів використовувати те чи інше, про що я помилково посилався.

— tcrosley

@tcrosley не проблема, можу запропонувати вам бути готовим відповісти на проблему?

— заповнювач

Відповіді:

1. NAND пропонує меншу затримку.

D e l a y = t (g h + p)

$Delay = t(gh+p)$

g

$g$

$g = C_{in}/3$

$g = 4/3$ $g = \frac{n+2}{3}$

$g = 5/3$ $g = \frac{2n+1}{3}$

посилайтеся на wiki для таблиці.

$h=1$ $p=2$

EDIT: У мене є ще два моменти, але я не впевнений на 100% щодо останньої точки.

2. NOR займає більше площі.

Додаючи розміри транзисторів на малюнку, зрозуміло, що розмір NOR більший, ніж розмір NAND. І ця різниця у розмірах буде збільшуватися у міру збільшення кількості входів.

Ворота NOR займуть більше кремнієвої площі, ніж ворота NAND.

3. NAND використовує транзистори подібних розмірів.

Розглянувши малюнок ще раз, всі транзистори в воротах NAND мають однаковий розмір там, де немає ворота NOR. Що знижує виробничі витрати NAND-воріт. Розглядаючи ворота з більшою кількістю входів, воротам NOR потрібні транзистори двох різних розмірів, різниця в розмірах яких більша при порівнянні з воротами NAND.

— нідхін
джерело

Ваш 3-й коментар - це просто перезапис другого коментаря.

— заповнювач

@placeholder Я не впевнений. Подумайте так: Припустимо, що моя схема може бути реалізована або як "2 вхідних NAND" або як "2 input only NOR". При розробці маски макета було б простіше, якщо мої транзистори будуть однакового розміру. Я можу зробити маску шляхом "копіювання вставлення" (або чогось подібного). Час і зусилля, а значить, і витрати можуть бути зменшені. Виправте мене, якщо це неправильно.

— нідхін

Для першої відповіді, яку ви сказали, скажіть для 2 вхідних воріт g (NAND) = 4/3 і g (NOR) = 5/3. Але h (NAND) = Cout / Cin = Cout / 4 і h (NOR) = Cout / 5. а також P (NAND і NOR) = Cpt / Cinv = 6/3 = 2. Тож d (NAND, NOR) = gh + p = (Cout / 3) +2 ..

— Цікаво

О, я зрозумію це зараз. Коли ми їдемо однією нандою з іншою h = 1 і аналогічно, ні їдемо іншою, ні h = 1. Тоді так затримка nand складе 10/3, а для ні вона буде 11/3. Дякую тонну :)

— Цікаво

Грубо кажучи, транзистори Nmos дозволяють подвоїти струм на площу каналу порівняно з транзисторами Pmos. Ви можете подумати про це так, ніби Нмос має половину опору рівних за розміром ПМС. Топологія Cmos Nand - це те, що транзистори мають більш однакові розміри, як видно звідси:
введіть тут опис зображення

Якщо будь-який вхід низький, один опір Pmos приводить високий вихід. Якщо обидва входи високі, то є 2 опори Нмос (~ = 1 опор Пмоса). Якщо всі транзистори мають однаковий мінімальний розмір технологічного вузла, то ця топологія є ідеальною, оскільки незалежно від того, чи будете ви виходите на високий чи низький, опір землі або Vdd однаковий.

Нарешті, причина транзисторів Пмоса не справедлива, як і Нмосова, пов'язана з меншою рухливістю носіїв отворів, які є більшістю у PMOS. Більшість носіїв Нмоса - це електрони, які мають значно кращу мобільність.

Крім того, не плутайте Nand Flash з Nand Cmos. Пам’ять Nand Flash також більш популярна, але це з різних причин.

— хорта
джерело

Я думаю, що відповідь буде покращена, якщо говорити про відносне навантаження (область воріт) та відносну надпровідність і, таким чином, швидкість g_m / C.

— заповнення