Злиття / об'єднання автобусів у дизайнері Altium

У програмі Altium Designer 14.3 я намагаюся об'єднати дві 16-бітові шини в 32-бітну шину, при цьому одна з вхідних шин стає нижньою 16-бітною, а інша - верхньою 16-бітовою вихідною шиною. Знизу зображення, якщо мій спробували.

Коли я намагаюся скомпілювати документ я отримую наступне повідомлення про помилку: Duplicate Net Names Bus Slice \Y[31..0]. Я розумію, як Altium думає, що я намагаюся переробити \Yмережу, однак я не бачу кращого способу злити два автобуси разом, крім того, як зламати всі штирі окремих двох автобусів і злити їх разом. Ось як би я зробив дизайн, якби це була схема FPGA HDL.

Як мені це зробити?

Я зіткнувся з тією ж проблемою, і я вирішив її, змінивши локальне чисте ім'я в підсхемі, щоб воно не відповідало імені порту. Нижче наведено приклад того, що я зробив: