Дизайн друкованої плати високої напруги

Я хочу розробити 4-шарову друковану плату з наступними рівнями напруги. GND, 5V, 3.3V і 80V. У схемі є декілька MOSFET, які приводяться в дію 3,3 В і MOSFET перемикач 80 В (необхідний струм дуже низький рівень uA). Що в цілому на друкованій платі, є сигнали 80В і 3.3В близько один від одного (десь менше 20 миль).

Для захисту я тримав 80В на нижньому шарі. А інші рівні напруги та сигнали знаходяться на верхньому та другому шарах. І я тримаю третій шар повністю заземленим.

Я спробував представити дизайн простим малюнком нижче.

Тепер я турбуюся про постійне напруга зриву напруги десь у моїй платі. Для такої схеми, де використовується одна різниця високої та низької напруги, я не маю великого досвіду. Я не впевнений у своїй структурі, чи це досить безпечно? Чи є якась стаття чи джерело, де я можу знайти корисну інформацію щодо цього питання. Чи є у вас поради щодо такого дизайну друкованих плат? Якщо бракує інформації, необхідної для запитання, запитайте.

Зазор високої напруги - складний предмет. Занадто багато факторів та стандартів для врахування.

У вашому випадку я б дотримувався IPC-2221A "Загальний стандарт на друкованій платі". Відповідно до таблиці 6-1. "Електричний простір між провідниками" для різниці 80В між провідниками у нас є:

Внутрішні шари -> 0,1 мм (3,9 міл)

Зовнішні шари без покриття -> 0,6 мм (24 мили)

Зовнішні шари з покриттям -> 0,13 мм (5 міл)

IPC-2221A є власницьким стандартом, і я не можу тут відтворити всю таблицю.

Ці цифри не є обов'язковими, вони просто заявили про мінімальний зазор. Я б використовував більші числа.

Зауважте, як було сказано раніше, великі потужності. Вони повинні зберігати зазор у стороні "низької напруги".

Складування здається мені досить розумним, але майте на увазі шпильки в компонентах високої потужності THT. Вони повинні зберігати зазор.

20 міл розділення між 80 В та іншими сигналами низької напруги або GND - недостатньо зазору. Я нещодавно провів деякі проекти проектування друкованої плати, у яких є напруга 84V. Мені довелося переконатися, що зазор між будь-якою мережею 84В та іншими сигналами перевищує 47 мілілів, а краще навіть більше. Я можу посилатись на деяку підтверджуючу інформацію щодо цього обсягу дозволу, але наразі не маю доступу до цієї інформації. (Я повернусь і оновлю завтра).

У моєму випадку я також взяв курс на те, щоб поставити всі шари 84В і з'єднання слідів на внутрішній шар. Причина для цього полягала в тому, що паяльна маска досить тонка і може легко подряпатися і піддавати високу напругу на зовнішніх шарах потенційним шортам. Я також повинен був трохи більше потурбуватися про це, оскільки 84V рейка в цій конструкції повинна підтримувати AMPS на відміну від uA.

Редагувати

Ось інформація, яку я пообіцяв щодо правил дозволу на друковану плату. На цій сторінці розміщений маленький маленький калькулятор, який допомагає з рекомендованими просвітами слідів.

Напруга пробою FR4 перевищує 300 В / млн. Повзування (зазори на поверхні) можуть викликати занепокоєння, особливо якщо PCB може опинитися в поганому середовищі (наприклад, пил + вологість повітря або цвіль).

Якщо можливо, покладіть заземлені "охоронні" провідники між слідами 80 В і слідами 3,3 В, якщо вони повинні бути сусідніми на поверхні, і спробуйте обмежити струм на лінії 80 В, перш ніж мати близькі сліди або інший щільний зазор мідь-мідь .

Там хороший праймер тут на середньому напрузі і високого напруження дизайну друкованої плати (хоча ваш додаток добре в низьковольтної діапазоні, так що це не безпосередньо є). Можна, очевидно, забути про корону, наприклад.