Визначення мінімальної кількості воріт NAND / NOR, необхідних для реалізації булевого виразу

Чи є алгоритм визначення мінімальної кількості воріт NAND або NOR за допомогою

1. задана кількість входів
2. доступність / недоступність доповненого вводу

необхідний для реалізації булевого виразу? Ми можемо отримати форму І-АБО в якості головних імплікантів за допомогою карт Карно, який мінімальний (наскільки я знаю, алгоритм Квіна-МакКлускі отримує їх детерміновано). Чи існує подібна методика і для реалізації NAND чи NOR? Принаймні, така методика повинна визначати необхідну мінімальну кількість воріт NAND / NOR навіть без знаходження фактичної схеми?

Застосування закону Де Моргана щодо основних імплікантів не видається детермінованим,

A ⊕ B = A'B + AB' = ((A'B)'(AB')')' [5 NAND gates]
A ⊕ B = (AB + A'B')' = ((ABAB+ABB') + (A'AB+A'B'))' = (AB(AB+B') + A'(AB+B'))' = ((AB+A')(AB+B'))' = (((AB)'A)'((AB)'B)')' [4 NAND gates by reusing (AB)']

Мінімальну кількість воріт у багаторівневій мережі можна знайти лише шляхом вирішення цілої задачі програмування [або еквівалентів, див. Нижче]. Ця проблема не є повною, тому вирішувати лише десятки воріт - це практично.

Існують методи наближення, які не дадуть вам мінімальної кількості, але є більш простежуваними за необхідний час ... Це самі по собі великі теми, в основному все поле багаторівневої оптимізації. Ви можете прочитати [безкоштовний] огляд тут .

Для невеликих мереж NAND (до 4 змінних) проблема була повністю вирішена вичерпним перерахуванням [або еквівалентними методами]. Існує досить недавня [2009] докторська дисертація Елізабет Ен Ернст, яка узагальнює стародавні результати та розширює їх. Ернст використовує розгалужені, що вдосконалюється на вичерпному методі на практиці, але не асимптотично. Вона також зазначає, що інші неявні методи перерахування, такі як цілочисельне програмування або CSP (задоволення обмеженням, вирішене через SAT), на практиці гірші.

Вона, очевидно, написала якесь програмне забезпечення для свого методу (зване BESS), але я не впевнений, чи він десь доступний для публіки. Повний текст її дисертації є у ​​вільному доступі на сайті umich . І дійсно, ви знайшли мінімальний вираз для 2-х вхідних xor (очевидно, ваш другий), зазначений нижче:

Вона також порівняла точні результати (для NAND) з результатами, отриманими евристичним оптимізатором від ABC .

ABC змогла створити оптимальну мережу для 340 з 4 043 функцій, де відома оптимальна мережа. Для тих функцій, де ABC не виробляла оптимальної мережі, вона була в середньому на 36% більшою, ніж оптимальна мережа [.]

Є (очевидно) декілька [більших] мереж, для яких BESS не закінчив, але дозволив знайти верхню межу (у точці, коли пошук був припинений). Для цих ABC було досить добре [добре щодо встановлених меж], як ви бачите з другого графу нижче.

Напевно, там є кращі методи, але я повернувся, коли в темні віки я знайшов Карни Карно, щоб вони працювали чудово

NAND, а за ним NAND, є рівносильним до AND, а потім АБО.

NOR, за яким йде NOR, є еквівалентним для OR або за ним AND.

NAND, а за ним NOR, був би еквівалентним AND, а за ним AND, що насправді не має великого сенсу. NOR, а за ним NAND буде аналогічно АБО, а потім АБО.

Я не вірю, що в загальному випадку існує будь-який здійсненний спосіб знайти мінімальне рішення для проблеми з великою кількістю входів (очевидно, що для невеликих підрахунків вводу ви можете змусити грубу силу). Quine-McClusky розглядає лише дворівневі рішення (мінімальне дворівневе солюрація часто не є загальним мінімальним рішенням) і може стати обчислювально нездійсненним за допомогою складних таблиць істинності та великої кількості входів.

Найкращий алгоритм - алгоритм Еспресо . Певною мірою це реалізується в синтезі FPGA

Логічна п’ятниця - це програмне забезпечення, яке ви можете використовувати. ПРИМІТКА. Це зменшує значення XOR до 5 NAND воріт.