Чи можливо об'єднати два 8-бітових ЦАПів разом, щоб створити 16-бітний ЦАП, по одному байту 16-бітного слова буде надіслано кожен з них

Для двох ЦАПів, один надсилається D0-D7, а інший надсилається D8-D15, при цьому джерело живлення 5V, якщо 5V додається до виходу другого ЦАП і потім два виходи ЦАП підсумовуються, повинно призвести до 16 бітного ЦАП складається з двох 8-бітних ЦАПів.

Єдина проблема полягає в тому, що якщо другий ЦАП має вхід 0x00, тоді додаток 5В потрібно скасувати, що я не знаю, як це зробити. Підсумовування можна здійснити підсумовуючим підсилювачем. Схема повинна працювати лише на кілька 10 кГц.

Чи є щось принципово не так у цій ідеї?

Це можливо, але це не спрацює добре.

По-перше, існує проблема поєднання двох виходів, причому один масштабується точно на 1/256 іншого. (Незалежно від того, чи ослаблюєте ви його на 1/256, посилюєте інший на 256, або інше розташування, наприклад, * 16 та / 16, не має значення).

Однак велика проблема полягає в тому, що 8-бітний ЦАП може бути точним до чогось кращого, ніж 8 біт: він може мати специфікацію "DNL" 1/4 LSB та специфікацію "INL" 1 / 2LSB. Це специфікації "диференціальної" та "інтегральної" нелінійності і є мірою того, наскільки насправді є кожен крок між суміжними кодами. (DNL забезпечує гарантію між будь-якими двома сусідніми кодами, INL між будь-якими двома кодами в усьому діапазоні ЦАП).

В ідеалі кожен крок становив би точно 1/256 від значення повної шкали; але специфікація DNL 1 / 4LSB вказує, що суміжні ступені можуть відрізнятися від ідеального на 25% - це зазвичай прийнятна поведінка в ЦАП.

Проблема полягає в тому, що помилка 0,25 LSB у вашому ЦАП MSB вносить помилку 64 LSB (1/4 всього діапазону) у вашому ЦАП LSB!

Іншими словами, ваш 16-бітний ЦАП має лінійність та спотворення 10-бітового ЦАП, що для більшості застосувань 16-бітного ЦАП неприйнятно.

Тепер, якщо ви зможете знайти 8-бітний ЦАП, який гарантує 16-бітну точність (INL і DNL кращий, ніж 1/256 LSB), тоді продовжуйте: однак це не економічно, тому єдиний спосіб отримати його - це почати з 16-бітовим ЦАП!

Інша відповідь пропонує «компенсацію програмного забезпечення» ... відображення точних помилок у вашому ЦАПі ​​MSB та компенсація їх шляхом додавання зворотної помилки до ЦАП LSB: щось, про що довго роздумували аудіо-інженери в часи, коли 16-бітні ЦАПки коштували дорого. ..

Коротше кажучи, це може змусити певною мірою працювати, але якщо 8-бітний ЦАП переміщається з температурою або віком (він, мабуть, не був сконструйований для надстабільної стійкості), компенсація вже не є достатньо точною, щоб бути вартім складність та витрати.

$2^8= 256$

$2^{16} = 65536$

Зауважте, як це множиться, це не доповнення (як це було б, коли ви підсумуєте виходи двох 8-бітових ЦАПів).

Якщо я б взяв два 8-бітових ЦАП і підсумував їхні виходи, які можливі значення?

Відповідь: 0, 1, 2, ..., 256, 257, 258, .... 511, 512 і все!

16-бітний ЦАП може зробити 0,1,2 ..., 65535, 65536, це набагато більше!

Теоретично це можливо, але тоді вам потрібно буде помножити вихід одного з 8 бітових ЦАПів рівно на 256 і підключити біти LSB до 1x DAC, а MSB біти до 256x DAC. Але не дивуйтеся, якщо постраждає точність та лінійність!

Методика є працездатною, якщо повномасштабна напруга «внутрішнього» ЦАП є більшим, ніж розмір кроків зовнішнього ЦАП, і в ній є засіб точного (хоча і не обов'язково швидкого) вимірювання вихідних напруг, що генеруються різними вихідними кодами, та застосування відповідні налаштування лінійності в програмному забезпеченні. Якщо повномасштабна напруга внутрішнього ЦАП може бути меншою за найгірший розмір кроку між двома напругами на зовнішньому ЦАП (маючи на увазі, що кроки рідко абсолютно ідеально рівномірні), можуть виникнути напруги, які неможливо отримати при будь-якому поєднання значень внутрішнього та зовнішнього значення ЦАП. Однак, якщо гарантувати наявність перекриття в діапазонах, то використання корекції лінійності програмного забезпечення може дати хороші результати.

До речі, стара конструкція мікросхеми Cypress PSOC (я не знаю про новіші) емулює дев'ятирозрядний ЦАП за допомогою двох шестирозрядних ЦАПів, які масштабуються відносно один одного. Він не використовує корекцію лінійності програмного забезпечення, але лише намагається додати три біти точності до шести бітного ЦАП. Спроба додати більше 3-4 біт точності до будь-якого типу ЦАП без використання компенсації програмного забезпечення, швидше за все, не спрацює.

21 рік тому, коли я був бідним студентом коледжу (і міг дозволити собі лише 8-бітний ЦАП), я застосував цю техніку для об'єднання двох 8-бітових ЦАПів у більш розрядний ЦАП, знаючи, що я не отримаю 16-бітової точності, оскільки з інтегральної нелінійності (INL) і диференціальної нелінійності (DNL). DNL на найбільш значимому байті ЦАП є вбивцею в цьому випадку; якщо у вас є INL, то вихід спотворений, але все одно плавний. DNL диктує розмір від одного кроку ЦАП до другого, і якщо він досить варіюється, ви побачите розриви або зворотні зміни при перетині 8-бітових меж: наприклад, 0x07ff <-> 0x0800, оскільки ЦАП MSB змінюється від 0x07 <-> 0x08, це може змінитися не за ідеальних 256 лічильників ЦАП LSB, а за 384 чи 128 підрахунків (± 1/2 власного найменш значущого біта). Хороший ЦАП матиме лише 1/2 LSB DNL, ​​посередній ЦАП буде гірший DNL, ​​хоча він стає складніше, чим вище роздільна здатність, тому знайти 8 LB DNL у 8-бітному ЦАПі ​​слід досить просто, але не в 16-бітному ЦАП.

Я не пам’ятаю, якою була ефективна роздільна здатність у моєму випадку, можливо, 12 чи 13 біт, і мені довелося налаштувати посилення 2-го ступеня вручну за допомогою потенціометра.

Я бачив це на практиці на ультрафіолетовому детекторі HPLC для збільшення динамічного діапазону. Один з ЦАПів компенсується необхідною кількістю. Скажіть, 1-й ручок ЦАП від 0 до 10 В, а 2-й ручки 10 - 20 Вольт.

Це можливо і робилося раніше. Дивіться цю чудову реалізацію на веб- сайті EDN.com http://www.edn.com/design/analog/4329365/Combine-two-8-bit-outputs-to-make-one-16-bit-DAC

Я по-іншому сприймаю це ... Просто використовуйте один 8-бітний ЦАП. Ви згадали, що він повинен працювати лише до декількох 10 Гц, так що ви можете використовувати лише один ЦАП (який, ймовірно, може працювати до 100 кГц), і використовувати його як модулятор. Основна ідея полягає у виведенні 256 циклів значення MSB плюс один прапор переповнення / перенесення біта з 8-бітового акумулятора, до якого додається LSB кожного циклу. Ви отримуєте лише 254 як максимальний MSB через додатковий модулюючий біт від LSB, але це не зменшує діапазон сильно.

Приклад: Якщо ви запускаєте цикл на 30 кГц, 256 циклів повторюються на 117 ГГц, тому ви можете поставити на виході фільтр низьких частот 50 Гц для досить плавного і точного сигналу, який може працювати до потрібної вам швидкості.

Точність цього методу дуже залежить від розміру кроків, але не більше, ніж будь-який інший метод. У минулому я використовував це для генерації опорної напруги, і це працює напрочуд добре.