Яка різниця між замкненими петлями фази першого порядку, другого порядку та третього порядку?

Що означає порядок PLL? Які недоліки для того, щоб 1 та 2 PLL порівняли із замовленням 3? Як вибрати тип PLL для такої програми, як демодулятор QPSK?

Мені здається, прийнята відповідь (від Sparky256) розглядає PLL просто як фільтр і повністю ігнорує його фактичне призначення, яким є система управління, що контролює фазу сигналу. Порядок системи управління означає його кількість внутрішніх станів. У системі, що має єдиний вхід, стани поза першим станом (порядком) еквівалентні похідним керованої змінної.

Зокрема, у PLL керована змінна, як правило, є фазою сигналу. PLL намагається створити фазовий замок. Отже, перший порядок - для фазової змінної / стану, другий - похідний від першого стану - який є частотою тощо.

Для простого синтезатора частоти ПЛЛ першого порядку може бути достатнім, але при демодуляторі QPSK ПЛЛ першого порядку, ймовірно, не вистачить, оскільки будь-яке зміщення частоти несучої між модулятором і демодулятором завжди створюватиме постійне відставання фази, яке може бути усунено лише PLL другого порядку. Затримка фази означає, що канали I та Q не можуть бути виправлені (вони постійно «рухаються»). Тому демодулятор QPSK повинен мати PLL з принаймні 2 станами (тобто 2-го порядку або вище).

Крім того, всупереч деяким поняттям, що переважають тут у коментарях та відповідях, вищий порядок не робить систему повільнішою, а також не робить її швидшою. Час реакції визначається всіма параметрами системи, головним чином, значенням її коефіцієнтів (або положенням її полюсів і нулів у жаргоні конструкції фільтра).

Я знайшов це посилання на дивовижний документ, який викладає дрібні деталі до фільтрів четвертого порядку.

Порядок фільтру просто посилається на кількість полюсів, які використовуються для фільтрації виходу фазного компаратора, щоб він забезпечував плавне напруга похибки постійного струму до VCO.

1. Фільтри 1-го порядку насправді є лише характеристиками фільтрів VCO, що вимагає мінімальної кількості часу для відстоювання (нульова фаза) для зміни частоти або відстеження фаз. Вихідна напруга компаратора вихідної напруги подається на VCO (генератор, керований напругою), лише відфільтровані шумові шипи. Цей тип пропонує швидке відстеження змін частоти і швидко фіксується до найновіших параметрів, але може мати нестабільний вихід, поки він не зафіксується на новій частоті.

2. Фільтр другого порядку має 1 ступінь RC, або пасивний, або використовується підсилювач для більш чіткого відкоту. Він трохи повільніше замикається на новій частоті (нульова фаза), але менш нестабільний у відстоюванні та стабільності. Рекомендовано для більшості конструкцій PLL.

3. Фільтр 3-го порядку використовує необов'язкові підсилювачі та подвійні мережі RC. Він осідає повільніше, ніж інші, але краще переносить FSK / QFSK / QPSK, зберігаючи стабільність навіть при складних схемах модуляції. Мережі RC повинні бути налаштовані на заданий діапазон швидкостей передачі даних, так що фактична зміна швидкості передачі даних дотримується якомога швидше.

4. Цикл PLL завжди повинен бути здатний досить швидко знаходити та фіксувати нову несучу частоту, або виникає втрата даних, змушуючи повторно пересилати пакети даних або спочатку надсилати команду EOF / EOL / EOT. На щастя, швидкі MPU можуть імітувати або вбудовувати цілі блоки функцій PLL, тому використання аналогових фільтрів та дискретних схем PLL є рідкістю. Використовуйте QPSK як пошуковий термін, і ви знайдете безліч модулів підтримки та готових до використання модулів інтеграції. Будьте уважні до будь-якого "спеціального" програмного забезпечення або ліцензійних угод.

Докладніше про FSK та QPSK.

Ці відповіді заплутані теоретичними термінами та деталями реалізації. Початковий питання про вибір PLL для демодуляції схеми фазової модуляції, такої як QPSK, в кінцевому рахунку не розглядається.

Демодуляція не залежить від порядку PLL.

Якщо коротко, давайте розглянемо замовлення.

1. ПЛЛ першого порядку мають обмежену ширину смуги блокування. Якщо PLL зосереджена на частоті . Тоді він може відстежувати синусоїди з частотами . Однак, як зростає, сигнал не зможе відслідковувати. Це вихід VCO матиме невелику фазову помилку (зсув) відносно вихідного вхідного сигналу, якщо вхідний сигнал іншої частоти, і зміщення буде погіршуватися, коли різниця частот між вхідними та центральними частотами погіршиться - до різниці настільки великий, що більше не може відстежувати вхід.$x$$x \pm \Delta x$$\Delta x$

2. ПЛЛ другого порядку, оскільки він має те, що називається інтегратором, усуває проблему фазових помилок.

Закінчення дискусії про замовлення PLL.

Демодуляція QPSK або BPSK за допомогою PLL залежить від вашого детектора помилок. Для простоти давайте обговоримо BPSK у наступному:

Щоб демодулювати сигнал BPSK за допомогою PLL, ми модифікуємо детектор помилок PLL таким чином, щоб цикл VCO блокувався до 0 або 180 градусів щодо вхідного сигналу. Таким чином, вихід PLL VCO знаходиться або у фазі, або на 180 градусів поза фазою з входом. Що стосується циклу, через модифікований детектор помилок він вважає, що він має нульову помилку.

Коли вхід перемикає фазу, цикл не повинен нічого робити, оскільки цикл замикається на 0 або 180 градусів. Однак деякі сигнали в циклі зміняться з позитивних на негативні, і ви можете використовувати цю зміну для виявлення, чи фаза сигналу переключилася.

Ця ж концепція поширюється і на QPSK, де PLL сліпий для виявлення фазових змін 90, 180 та 270 градусів у вхідному сигналі.

PLL, який може демодулювати BPSK, називається Костасовим циклом.

Я написав цей документ про те, як реалізувати цикл Костаса в програмному забезпеченні, який містить всю інформацію, про яку я згадав тут глибоко.

FakeMoustache писав: "Усі вони мають нульову різницю фаз у заблокованому стані"

Наша термінологія може відрізнятися, але моє розуміння полягає в тому, що в дизайні першого порядку різниця фаз використовується як сигнал помилки (з посиленням) і приводить в дію VCO, отже, фазова помилка блокування залежить від частоти. Конструкція другого порядку інтегрує різницю фаз для отримання напруги управління VCO, отже, похибка фази дорівнює нулю при фіксованій фіксованій частоті і, як правило, залежить від швидкості зміни частоти, яка відслідковується для сигналу, що повільно змінюється. Для дизайну третього порядку похибка залежатиме від другої похідної тощо.

Вибачте за мою англійську. На мою думку, порядок циклічного фільтра залежить від виконання, яке ви хочете отримати. Як правило, низький порядок мають швидке блокування, але погані показники щодо хибного ослаблення; крім того, використовуючи циклічний фільтр вищого порядку, можна також розпізнати оптимальну форму фазового шуму. Зазвичай в аналоговій PLL основні хибні сигнали подаються небажаним сигналом через опорний сигнал. Цей сигнал можна легко очистити за допомогою простого фільтра (наприклад, другого порядку). У цифровій PLL (наприклад, PLL, які мають зарядний насос) небажаний сигнал має нижчі частоти (напр .: fref / [2 або 3 ...]). Для отримання чистого вихідного спектру може бути необхідним використання петлевого фільтра вищого порядку (порядку 3 ° або 4 °); в тих же випадках можливо також зменшити пропускну здатність петлі. Таким чином збільшуйте час, необхідний для блокування.