Чому для старої логіки PMOS / NMOS потрібні кілька напруг?


26

Чому для старої логіки PMOS / NMOS потрібно кілька напруг, таких як +5, -5 і +12 вольт? Наприклад, старі процесори Intel 8080, старі DRAM та ін.

Мене цікавлять причини на фізичному / макетному рівні. Яка була мета цих додаткових напруг?

Так, це питання стосується речей, які використовували 35 років тому.

Відповіді:


13

8080 використовував лише технологію nMOS (немає CMOS = pMOS і nNMOS). Якщо ви використовуєте лише пристрої nMOS (або pMOS), у вас є кілька варіантів для створення комірки логічного інвертора (див. Розділ 6.6 цього документа , моя відповідь сильно запозичує це джерело):

  1. nMOS транзистор і підтягуючий резистор. Простий, але не дуже хороший на ІС, оскільки резистор займає багато місця на кремнії.

  2. транзистор nMOS і другий насичений транзистор nMOS замість підтягуючого резистора. Непогано, але вихідна напруга високого рівня залишиться на одну порогову напругу V ГС, що нижче напруги живлення. (Примітка: V GS, го - напруга між воротами FET та джерелом, яке щойно увімкне FET.)

  3. nMOS транзистор і другий, ненасичений (= лінійний) транзистор замість підтягуючого резистора. Вихідна напруга високого рівня буде коливатися аж до V DD , але це відбувається за додаткову вартість додаткової напруги V GG з V GG  > V DD  + V GS, тис . Це причина для рейки +12 В.

  4. nMOS-транзистор із другим транзистором n-режиму виснаження замість резистора навантаження. Не потрібна додаткова шина подачі, але технологія є більш досконалою, оскільки два транзистори з різним легуванням повинні бути виконані на одній мікросхемі.

Здається, що 8080 використовує варіант №3.

Причиною негативної рейки (-5 В) може бути зміщення, необхідне для конфігурації каскоду. Це збільшило б швидкість перемикання за рахунок додаткової рейки подачі. Тут я можу лише здогадуватися, тому що я не знайшов жодних джерел, які б розповідали, що 8080 дійсно використовує етапи, пов'язані з каскодом. Покриття каскаду було б іншою історією; ця конфігурація використовується для лінійних підсилювачів, логічних вимикачів, перекладачів рівнів або перемикачів живлення .


одна порогова напруга нижче напруги живлення - Один, що? Скільки коштує одна «порогова напруга»?
Кевін Вермер

@KevinVermeer: ​​Якщо мінімальний V (GS), необхідний для проведення NFET, - це, скажімо, 2 вольта, а найвища наявна напруга затвора становила 5 вольт, то вихідний струм виходу знизиться до нічого, оскільки вихідна напруга зросла до 3 вольт (5В-2В).
supercat

Я бачу ... Зараз це має більше сенсу ... Але що таке конфігурація cascode? Також, можливо, -5В слід підключити до маси, щоб допомогти забруднювати натрій (= мобільне іонне)?
BarsMonster

Мої здогадки про негативну (-5 В) напругу насправді дуже розпливчасті, і я точно не знаю, чи використовує 8080 перемикачі cascode чи субстрат упереджений. Що ще гірше, це те, що пошуки "негативної пропозиції" та 8080 або логіка виявляють безліч звернень, де термін "негативний" використовується для загального або основного. Це насправді не так, але це не допомагає у цій справі.
zebonaut

13

Ось приклад схеми воріт NMOS NAND "виснаження", яку я знайшов у (німецькій) Вікіпедії:

Ворота NMOS NAND - зображення в загальнодоступному доступі від користувача Wikipedia Biezl

Верхній транзистор використовується в режимі виснаження, щоб забезпечити навантаження, що наближається до джерела струму і врівноважує час підйому і падіння. Через більш високі порогові напруги ранньої технології MOS, можливо, знадобилося джерело напруги 12 В для забезпечення належного зміщення затвора резистора навантаження. Блок живлення -5 В міг би використовуватися для зміщення задніх воріт (або підкладкових вузлів) усіх БНТ, щоб перевести їх у потрібний робочий режим.

Я роблю це на відповідь Вікі, тому що дещо з того, що я сказав, - це спекуляція, а не важкі факти, і я впевнений, що хтось може мене покращити або виправити.


Для чого це варто, відеочіп Atari 2600 працює в основному +5, але має один вхід, який керується горщиком, підключеним до живлення 9В. Цей вхід запускає ворота підтягувачів режиму вдосконалення в послідовності 30 інверторів, середній час поширення якого повинен становити приблизно 10 нс (я думаю, досить швидкий за стандартами дня; жоден інший сигнал не повинен поширюватися скрізь десь поруч із такою кількістю ворота під час тактового циклу).
supercat

Ще один коментар стосується підключення режиму вдосконалення: ідеальним практичним пристроєм підтягування в логіці NMOS було б джерело постійного струму, потужність якого не змінювалась із збільшенням вихідної напруги. На жаль, якщо затвор FET знаходиться на п'яти вольтах, VGS знизиться вдвічі до моменту, коли джерело досягне 2,5 вольт. На противагу цьому, якщо затвор знаходиться на 12 вольтах, вихід може досягати 4 вольт, тоді як VGS ще 2/3, який був, коли вихід був на землі.
supercat

4

Я розробив технологію NMOS на 12 вольт кілька років тому. Він використовує насичені n-канальні транзистори для підтягувань. Як описано попереднім дописувачем (пункт № 2 у цій відповіді ), це обмежує вихідну напругу на один Vt нижче, ніж VDD. Блок 5 вольт використовується для взаємодії з TTL. Напруга -5В використовується для зміщення підкладки та приведення Vt до корисного значення. Без напруги зсуву Vt становить близько 0В.


+1, я не думав про цю точну причину використання + 12 В (для внутрішньої логіки) та +5 (для взаємодії внутрішніх + 12-Вт H рівнів для очищення + 5 В TTL H рівнів).
zebonaut

Чи знаєте ви, чому Vt був такий низький без упередженості? Це пов'язано з питаннями забруднення? (Лужні метали та інші)
BarsMonster

3

Коротка відповідь - вам потрібно вивчити схему схеми відповідного пристрою, щоб побачити конструкцію, і з цього ви, можливо, зможете з’ясувати, чому.

Моє відчуття кишки полягає в тому, що конструкція вимагає взаємодії з 5 В TTL, але сам пристрій не працює при цій напрузі, як саме вона функціонує, потрібен відповідний приклад для вивчення.

Це простіше сказати, ніж зробити, оскільки я можу знайти дуже мало деталей в Інтернеті.

Я знайшов багату інформацію про 8008, який передував 8080 року за пару років, ця інформація включає ... часткову схему, яку ви можете знайти тут.

http://www.8008chron.com/Intel_MSC-8_April_1975.pdf

Ознайомтесь із сторінками 29 та 30 (це номери сторінок pdf, а не посібник зі сканованим рукою) та навіть сторінку 5, якщо ви хочете побачити, як це фізично побудовано.

Більше інформації ви можете знайти тут.

http://www.8008chron.com/intellecMDS_schematic.pdf

Я не сподіваюся на це жодної нагороди, тому що я прямо не відповів на питання, але сподіваюся, що це вкаже вас на правильний шлях.

Використовуючи наш веб-сайт, ви визнаєте, що прочитали та зрозуміли наші Політику щодо файлів cookie та Політику конфіденційності.
Licensed under cc by-sa 3.0 with attribution required.