Відповідь:

Ні, в макеті немає нічого поганого, виявляється, що трансформатор Ethernet виявився непридатним на 0,2 дБ при втраті вставки, коли він поєднувався з PHY IC, який ми використовуємо.

Питання

Чи є щось помітно не так у маршрутизації друкованої плати гігабітного Ethernet?

Gigabit Ethernet має багато дизайнерських обмежень, через компонування компонентів на друкованій платі часом неможливо дотримуватися всіх правил проектування. Ця конструкція необхідна для виконання гігабітних швидкостей і подачі POE.

Він також повинен пройти тестування FCC EMC / EMI та ESD .

Я прочитав майже всі наявні нотатки програм (TI, Intel..etc). Я, наскільки мені відомо, дотримувався їх якнайкраще. Сліди прокладені різними парами та з найкращим можливим інтервалом для запобігання перехресних розмов. Мінімальне використання вікон / заглушок 2 на сегмент. Вони максимально симетричні, і після магнетики кожна пара узгоджується в межах 1,25 мм, до магнетики вони підходять до 2 мм. Сліди прокладені на нижньому шарі, щоб уникнути перетину декількох силових площин як еталону.

Однак ця конструкція представляє деякі проблеми, які я занадто недосвідчений, щоб оцінити. Т.е. Коли ви вирішите порушити правила дизайну, і в якій мірі ви можете від нього піти.

Конкретно

1. RJ45 та Magnetics повинні розташовуватися такими, якими вони є. Сліди від RJ45 до Magnetics мають довжину, яка відповідає 2 мм, і всі вони прокладаються як диференціальні пари. Однак це трохи неприємно - це спричинить проблеми з продуктивністю GBE?
2. Через обмеження в магнетиці є дві центральні сліди під краном (для POE) - чи це стане проблемою EMI? (Примітки до програми пропонують уникати області нижче магніту)
3. Після магнітики слід насторожитися дві особливості - кристалічний генератор та трансформатор (у вирізі), який може додавати шум сигналу. Як цього можна уникнути?
4. Чи VIA / Stubs на кінцевому кінці викладені прийнятним чином?

Чи є і очевидні недоліки цього макета, які мені не вистачає?

Те, що спадає на думку:

• як правило, ви змоделюєте свій слід PCB в якості лінії передачі, яка має точно такі ж характеристики вгорі, як і на нижньому шарі. Таким чином, це не має великої різниці, де на довжині сліду ви поставите вигляд; тож замість того, щоб ці віаси "схожі на балахони" прямо поруч, я б просто їх компенсував достатньо, щоб тримати їх посеред вашого сліду
• R51, C5 також може бути на верхньому шарі
• Я не знаю частоти вашого xtal або процесора, але ймовірність того, що 125 Мбайт гігабітного Ethernet не буде сильно вражений :) однак, якщо ви нервуєте зв'язком, ви можете розглянути класичну зірку - як декілька архітектури наземної площини. Я не думаю, що це тут буде не потрібно - Gigabit Ethernet Network PHY не зовсім кровоточить у 2016 році, тому навіть за певних втручань вони повинні працювати.
• просто дивлячись на частину макета, яку я бачу, я б сказав, що це може бути простіше прокласти маршрут, якщо ви просто повернули PHY на 90 ° - але це може порушити момент, коли складність на "процесорній стороні" phy настане в гру.
• Я думаю, що ваш макет магнітики RJ45 нормальний; Я, мабуть, лінувався і просто переправив дві пари різниць, які знаходяться в правій половині трансформатора "вниз" від штифтів роз'єму, а лівій половині "вгору"; але це не врятувало б вас від однієї пари, що перетинає іншу, якби ви мали доступ до магнітних колодок лише з однієї сторони (якщо тільки ви не помістите два сліди між сусідніми шпильками RJ45 ...). Топологія не завжди є вашим другом: /

Зауважте: 1GE має бодрат в 125 Мбад, тобто навіть якщо враховувати перші два бічні смуги, то вам дійсно не слід турбуватися про частоти вище 375 МГц. З FR4 (із специфічним епсилоном) та великою кількістю лінь наближається до формул, довжина хвилі цієї частоти приблизно приблизно$\frac15 \frac{c_0}{375\text{ MHz}}= \frac 15 \frac {3\cdot 10^8 \frac{\text m}{\text s}}{3.75 \cdot 10^8\frac1{\text s}}\approx \frac4{15}\approx 0.27\text{ m}=270\text{ mm}$, тож різниця в довжині сліду 2 мм - це лише 2,7 ° фазова помилка ... Я думаю, ви будете добре, навіть з невеликою нелегальною маршрутизацією.

Я виступаю за одношарову маршрутизацію для будь-яких високошвидкісних сигналів.

Доріжки GigE посилаються на землю з боку магнітики, але посилаються на рівень живлення на стороні PHY. Щоб уникнути використання зшивальних конденсаторів, ви можете перенести потужність за допомогою магнітики (чітко підключена до деяких декупажів) на шар 4 і просто прокласти GigE все на шар 1; при відсутності віасу не буде розривів, але еталонний шар повинен бути міцним на всьому шляху від магнітики до PHY, що може зайняти трохи роботи.

Однак, є ще одна перевага одношарової маршрутизації: імпеданс двох різних шарів на контрольній платі імпедансу ніколи не буде відповідати 100% . Це означає, що навіть при зшиванні ковпачків будуть зміни (не величезні, але вони існуватимуть) при зміні шару. На типовій друкованій платі імпеданс двох різних шарів буде відрізнятися на 10% або близько того, причому коефіцієнт відбиття трохи більше 9% припускає ідеальний шлях повернення.

Можна також зробити область на рівні 2-го шару, де на першому шарі існують доріжки ВІАС та Ethernet, але вам все одно знадобиться зшивання віз, щоб еталонний шар міг переходити з шару 3 на 2.

Я взяв ваше зображення, щоб показати, куди вони йдуть:

Це не змінить того факту, що у вас буде деякий перерив, але це зведе до мінімуму. Шви зшивання забезпечують короткий шлях між еталонними шарами; якщо їх там немає, шляху повернення потрібно буде знайти найближчу точку, в якій зустрічається зворотний струм - чим далі, тим більше (до певної межі), тим більший розрив.

Взагалі я намагаюся не ставити нічого під магнетику, але оскільки ваші доріжки, очевидно, екрановані ґрунтовим шаром, я не бачу серйозної проблеми з ними.