Чому ми не маємо більше регістрів у мікропроцесорах?

Реєстри теоретично не потрібні; всі мікропроцесори все ще працюватимуть без регістрів. Але це, здавалося б, тривіальне доповнення допомогло зробити мікропроцесори більш ефективними.

Чому ми не можемо мати більше реєстрів для подальшого отримання користі від них? Вони просто пам'ять на мікросхемі, і можна собі уявити не дуже складно додати? Який чинник вплинув на кількість реєстрів, щоб вони були такими, якими вони є зараз, а не, скажімо, у 10 разів більше?

Є кілька факторів:

• високоефективні мікро-архітектури використовують перейменування реєстру. Тобто кількість фізичних регістрів перевищує кількість архітектурно видимих ​​регістрів, і вони здатні відстежувати незалежне їх використання.

• подвоєння кількості реєстрів не подвоює ефективність. ISTR (від комп’ютерної архітектури, кількісний підхід ), що перехід від 16 до 32 реєстрів приносить щось на зразок 10% покращення, припускаючи, що збільшення не має негативного ефекту (що є дуже оптимістичним припущенням).

• архітектурно видимі регістри мають витрати. Наприклад:

  • Збільшення їх кількості збільшує кількість бітів, взятих у форматі інструкцій, щоб вказати, на який регістр діє діяти (подвоєння кількості реєстру означає мати ще один біт на регістр у форматі, тим самим запобігаючи використанню цих бітів для інших звичаїв або форсування більший розмір інструкції).
  • Збільшення кількості архітектурних регістрів збільшує вартість перемикання контексту (оскільки вони повинні бути збережені та відновлені на контекстному перемиканні).

Незважаючи на те, що регістри та оперативна пам’ять є обома пам'яттю, вони доступні різними способами, щоб відобразити вартість (в області мікросхем або прихованих тактових циклів) доступу до них.

Реєстри тісно пов'язані з АЛУ і можуть виконувати багато ролей джерел даних, раковин, модифікаторів тощо. Тому вони потребують безлічі широких мультиплексованих з'єднань. У деяких архітектурах ми можемо записати R1 <= R2 + R3, і саме це відбувається за один тактовий цикл. Кожен реєстр безпосередньо адресований у коді op, ця адресація є дуже обмеженим ресурсом.

Оскільки реєстри є дорогими для впровадження, кількість в більшості архітектур зазвичай обмежується порядком 10/20.

Оперативна пам’ять слабко пов'язана з процесором, зазвичай каналізується через єдине спільне з'єднання. Це робить набагато дешевшим реалізацію великої кількості оперативної пам’яті. Адреси оперативної пам’яті, як правило, походять із збереженої в регістрі адреси, тому не споживайте значної ширини інструкцій.

SPARC - цікава архітектура, що містить 72 - 640 64-бітових регістрів, з 32-регістровим контекстом, який можна зміщувати за допомогою перекриттів для швидких викликів підпрограми з проходженням параметра. Ви, як правило, не знаходите їх на ПК та серверах, де важлива вартість, як, наприклад, у 99,999% додатків.

Регістри повинні звертатися в межах інструкції. Якщо регістрів багато, інструкція довша. Збереження та відновлення вмісту реєстру для послуги переривання потребує більше часу, якщо регістрів багато.

Як більшість речей, кількість реєстрів - це компроміс між вартістю, складністю та корисністю.

Реєстри реалізовані як багатопортові статичні оперативні пам’яті, що робить їх більш дорогими (область чіпа), ніж інші варіанти зберігання.

Потім вони поєднуються з набором інструкцій процесора, збільшення кількості регістрів збільшує складність набору інструкцій. Отже, якщо ви хочете залишатися сумісними з набором інструкцій, ви не можете просто збільшити кількість регістрів, доступних в наступному поколінні процесорів для підвищення ефективності, програми не використовуватимуть їх.

Далі - скільки реєстрів вам справді потрібно? Існує межа їх корисності. Подумайте, що ви пишете алгоритм, який виконує якусь математичну операцію на 1024 байти, скажімо, помножимо на 5. Із поточним підрахунком реєстру ви отримуєте щось подібне:

load operand1=5
load address
loop: load operand2=byte1@address
multiply Register1 with Register2
store result
increment address
if address = end goto endLoop
jump loop
endLoop:

Тепер, якщо у вас буде 1024 регістри і всі збережені там дані, ваша програма виглядатиме так:

multiply Register1 with Register2
multiply Register1 with Register3
multiply Register1 with Register4
multiply Register1 with Register5
multiply Register1 with Register6
...

Оскільки кожен з них - це інша інструкція, кожен з них повинен бути виписаний. Отже, потрібна пам'ять програми вибухає. Усвідомивши це, ви, можливо, захочете ввести деякі інструкції, наприклад multiply register1 with register(2 to 256),. Але коли ви зупинитесь, надаєте інструкцію для всіх комбінацій?

Тож, можливо, цифри, які ми маємо в наявності, - це гарний компроміс між вартістю, складністю та корисністю.

Реєстри дуже дорогі. Дуже дорого. Це не стільки самі регістри, це всі зв'язки від і до регістрів. Скажіть, у вас є інструкція reg1 = reg2 + reg3. Для цього швидко , вам потрібно прочитати дані з двох регістрів в одному циклі і записати в інший регістр у другому циклі. Тепер, якщо у вас є процесор, який може виконувати кілька інструкцій за цикл, скажімо, три інструкції, вам потрібно буде мати змогу читати дані з шести регістрів кожного циклу та записувати дані в 3 регістри. Це жахливо, дуже багато дуже швидких зв'язків.

Звичайно, ви можете просто використовувати більше транзисторів. Проблема полягає в тому, що швидкість знижується. Вам потрібно більше обладнання, щоб вибрати більше регістрів. Простір для файлу реєстру збільшується. Все це робить все повільніше. Так що з тією ж технологією, можливо, ви зможете мати 16 регістрів і працювати на 2600 МГц, або мати 32 регістри та працювати на 2400 МГц. Тепер додаткові регістри повинні компенсувати значне зниження тактової частоти.

Який чинник вплинув на кількість реєстрів

- Ієрархія пам'яті

Регістри, кеш-пам'ять, оперативна пам’ять реалізовані за допомогою різних технологій зберігання даних.

Різні технології відрізняються між собою

1. Часи доступу
2. Вартість
3. Щільність

Приклад: Внутрішні регістри, знайдені в процесорі, - це статична пам'ять з випадковим доступом , а основна пам'ять комп'ютера - динамічна пам'ять випадкового доступу

Статична двійкова комірка ОЗП реалізована за допомогою 6-транзисторної ланцюга, тоді як двійкова комірка динамічної оперативної пам'яті реалізована за допомогою конденсатора та транзистора. Порівнюючи SRAM та DRAM

• Пам'ять SRAM набагато швидша, ніж пам'ять DRAM [Трохи циклів доступу до SRAM порівняно з DRAM]
• Схема SRAM споживає менше енергії, ніж DRAM
• DRAM потребує періодичного оновлення кожного біта в пам'яті, на відміну від SRAM
• SRAM коштує дорожче, ніж DRAM
• SRAM має меншу щільність порівняно з DRAM

Таким чином, це не практична річ, щоб збільшити кількість швидкої, дорогої, менш щільної пам'яті. Насправді ми можемо використовувати декілька з них, і добре написана програма буде зберігати найчастіше використовувані дані всередині цих швидких регістрів, тоді як менш часто використовувані дані зберігаються у повільній пам'яті.

- довжина інструкції

Адреса регістрів включена в інструкцію, яка обмежує кількість доступних регістрів на основі чисел бітів, які можуть представляти адресу. Наприклад, в архітектурі MIPS 32-розрядна інструкція довжини містить лише 5 біт для представлення адреси доступних регістрів, що обмежує кількість регістрів до 2 ⁵ = 32 регістру. Збільшення кількості регістрів потребує збільшення довжини інструкцій, щоб включити достатню кількість бітів, які могли б отримати доступ до всіх регістрів.

Якщо ви ознайомилися з набором інструкцій процесора, існує кілька способів їх групування. Наприклад, всі ADDінструкції можуть бути згруповані разом, і всі XORінструкції.

У межах кожної групи однієї інструкції можуть бути версії, які працюють на пам'яті або на регістрах. Саме ця підгрупа ефективно визначає кількість регістрів, які має процесор.

Як 8-розрядний гіпотетичний приклад, скажімо, що $Axінструкції можуть бути ADDінструкціями, а $Cxможуть бути XORінструкціями. У цій конструкції для визначення операндів залишилося лише чотири біти!

• Один може мати лише чотири регістри загального призначення та використовувати два біти для визначення одного, а два біти - для визначення іншого.
• Або можна використати перший біт для розрізнення "спеціальних" варіантів, а інші 3 біти, щоб визначити, який з восьми регістрів працювати з акумулятором ( $x0може бути самим акумулятором).
• Або може бути більше, ніж ця кількість реєстрів - але тоді обмежте, які регістри доступні, якими вказівками.

Звичайно, ми минули 8-бітові набори інструкцій. Але все-таки ця логіка допомогла визначити набори реєстрів у минулому - вона буде продовжувати це робити і в майбутньому.

EDIT (за запитом)

Скажімо , у верхній чотири біта для команди: ADD, SUB, XOR, MOV, і CMPт.д. Є 16 можливостей тут. Тоді, для тих інструкцій, де зареєструватися має сенс (наприклад ADD Rx,Ry), потрібно вказати Rxі Ry. Скажіть, що наступні два біти призначені для x, а останні два - для y. Таким чином:

ADD R1, R2  =>  'ADD' + 'R1' + 'R2' => $A0 + $04 + $02

Маючи лише два біти для визначення такого регістра, у вас є лише місце для загальної кількості чотирьох регістрів!

У бік відзначимо, що деякі комбінації регістрів не мають сенсу. Наприклад, MOV Rx, Rx(нічого не робить) і SUB Rx, Rx(завжди виробляє 0). Вони можуть стати вказівками щодо особливих випадків:

1. SUB Rx, Rxміг стати NOT Rx- однооперандна інструкція.
2. MOV Rx, Rxможе стати MOVінструкцією, яка приймає другий байт як безпосереднє значення, інтерпретується як MOV Rx, #$yy.

Таким чином, ви можете "грати" з картою інструкцій, заповнюючи отвори для інакше непотрібних чи -нечутливих інструкцій, щоб забезпечити більший набір інструкцій для програміста. Але в кінцевому підсумку, набір інструкцій визначає набір регістрів.

Сьогодні Intel використовує тисячі реєстрів - сотні на одне ядро ​​процесора. Але найбільший обсяг даних, що зберігаються на процесорі, знаходиться в кеші, що опосередковано відповідає на питання. Кеш організований у шари, з невеликим швидким кешем L1 та повільнішими кешами L2 та L3 далі. Файл реєстру в певному сенсі L0, навіть швидший, ніж L1, але ще й менший. Отже, ви можете збільшити кількість регістрів, але це, ймовірно, уповільнить їх.