Паралельні параметри: Чи можу я використовувати загальний резистор для воріт, чи потрібно використовувати окремий для кожного мосфета?

Під час розрахунку резистора затвора для одного мосфета, спочатку я моделюю схему як послідовну схему RLC. Де, Rчи слід розраховувати резистор затвора. L- індуктивність сліду між шлюзом MOSFET та виходом драйвера MOSFET. Cє вхідна ємність, видно з воріт MOSFET (задано як$C_{iss}$в MOSFET даних). Тоді я обчислюю значення Rвідповідного коефіцієнта демпфування, часу підйому та перекриття.

Чи змінюються ці кроки, коли паралельно з’єднано більше одного мошеника. Чи можу я спростити схему, не використовуючи окремий резистор воріт для кожного MOSFET, або рекомендується використовувати окремі воротні резистори для кожного MOSFET? Якщо так, то чи можу я взяти Cза суму конденсаторів затвора кожного мосфета?

^{імітувати цю схему - Схематично створено за допомогою CircuitLab}

Зокрема, я маю на меті привести H-міст, виготовлений з TK39N60XS1F-ND . Кожна гілка матиме два паралельних мосфети (8 маметів загалом). Розділ драйвера MOSFET складається з двох UCC21225A . Робоча частота становитиме від 50 кГц до 100 кГц. Навантаження буде основним трансформатором з індуктивністю 31,83 мГн і більше.

Залежить, і це залежить від того, що базується на вашій РЕАЛЬНІЙ схемі, а не на наміченій схемі

^{імітувати цю схему - Схематично створено за допомогою CircuitLab}

Ваше практичне розміщення створить щось подібне (буде ще кілька бродячих індуктивностей, але поки це буде зроблено).

Якщо ви думаєте про поточний потік, коли заряджаєте / розряджаєте ворота, він буде

2. MOSFET драйвер
3. Воротні резистори
4. Розділити шлях до MOSFET
5. через кожне джерело MOSFET
6. рекомбінувати за загальною посиланням
7. через деякий шлях назад до драйвера MOSFET

Цей цикл - це те, що вам потрібно мати ЗБАЛЬНІСТЬ та ідеально мінімізовані. Уявіть собі, якщо через погану компоновку / відстеження / проводку правого джерела FET в 10 разів була індуктивність на воротах та / або джерелі, вона буде перемикатися повільніше, що означає, що лівий FET буде відчувати більше перехідних реакцій.

У пристроях великої потужності вони використовують невеликий індивідуальний резистор на загину & ​​потім паралельно всім пристроям вгору, але вони тримають макет дійсно дуже-дуже щільно і однаково вони контролюють характеристики пакетів MOSEFET / IGBT для дуже узгоджених пристроїв. Якщо ви не можете цього зробити, то краще мати окремий резистор.

Паралельні IGBT відмирають на загальній підкладці

Переваги окремого запірного резистора полягають у тому, що якщо вам потрібно налаштувати реакцію однієї ноги на основі інших спостережень, ви можете

Ділитися резистором не рекомендується через коливання VGS (TH). З окремими резисторами перемикання FET буде більш одночасним.

Резистори дешеві, тому я б сказав, що не варто, але відмови не будуть негайними. Якщо обидва FET мають однакові Vgs, то піковий струм через Rg подвоїться, і це імпульсний струм, на якому резистори не великі.

Vgs FET можуть бути досить випадковими. Якщо FET мають різні Vgs, то вони включаються при дещо різній напрузі, тому один FET сповільнює підйом напруги, в той час як він підводить достатньо струму для повного включення, тоді напруга знову починає зростати, а інший FET включається. Пристрій, який увімкнеться першим, буде вести сам, перш ніж інший пристрій увімкнеться.

Не забудьте залишити багато головної кімнати у своєму ланцюзі, оскільки поточний обмін на FET не буде ідеальним. І не залежать від діодів FET, оскільки діоди жахливо діляться струмом.