Яке призначення затвору AND з однаковим сигналом на обох входах?

Якщо це буфер, навіщо використовувати ворота AND, окрім кращої доступності цього ворота в одному пакеті? Це на платі аналогових пристроїв SHARC eval.

logic-gates buffer

— банки
джерело

Це буфер. Дві ворота означають вдвічі більше вихідного струму. Але чому ви можете попросити використовувати ворота AND замість буферів? Я спочатку збирався сказати, що вони, ймовірно, використовували один-два ворота AND в інших місцях ланцюга і просто вискочили один мікросхема чотирьох і чотирьох воріт, використовуючи два ворота AND як буфери, а не вимагаючи фактичного буфера для економії простору та кількість частин. Однак, здається, вони є різновидом єдиних воріт. Тому я припускаю, що у них було багато мікросхем І з будь-якої причини - можливо, вони використовуються в іншому місці схеми або в інших проектах, виготовлених на тій же лінії виробництва, - і вони не хотіли платити за іншу позицію / частина пристрою подачі на машині вибору та розміщення, тож вони просто вказали більше воріт І замість деяких воріт І та деяких буферів.

Варто зазначити, що використовувати два ворота AND (або ще два логічні вхідні ворота) таким чином замість буферів (або інверторів), це те, що вхідних штифтів удвічі більше, тому ємність входу буде подвоєною. Це, мабуть, не буде проблемою у більшості випадків. Якщо це могло бути проблемою, зв’яжіть один вхід високий (або низький, залежно від шлюзу) замість того, щоб підключати обидва до вхідного сигналу.

Редагувати: схоже, що на одному з них позначено DNP, а значить, на дошці може бути порожній слід. Я припускаю, що це було зроблено на випадок, якщо один затвор не міг забезпечити достатню силу приводу, вони могли додати секунду без необхідності повторного обертання дошки.

— alex.forencich
джерело

Що стосується двох воріт, це означає, що вдвічі більше вихідного струму , це неправильно. Насправді немає двох воріт І в ланцюзі. Схематичні і PCB дозволяють або використовувати, але тільки U9 встановлено, і U10 позначається як «ДНП" (не розміщуємо). Зазвичай це робиться для тестування або для наявності пристрою резервного копіювання, якщо виникають проблеми з влаштуванням пристрою U9. Якщо ви насправді з'єднали виходи двох пристроїв разом, результатом було б те, що вони вигорять, намагаючись боротися один з одним, а не в тому, що ви отримаєте вдвічі більше вихідного струму.

— Грем

Якщо припустити, що вони тягнуть в одному напрямку, то вони б не воювали між собою. Вони обидва CMOS, вихідні транзистори по суті будуть просто паралельними. Хоча гарна точка щодо анотації DNP. Я припускаю, що вони поставили там два сліди на випадок, якщо їм потрібна більша сила приводу, ніж можна було забезпечити.

— alex.forencich

Справедливим моментом є те, що вони CMOS - ви можете паралельно FET / MOSFETS отримати більш актуальні, щоб це працювало. TTL, звичайно, не став би, оскільки BJT не працюють таким чином. Хоча я до сих пір не рекомендував би це, тому що час перемикання не буде точно таким же, і це буде давати коротку , але величезні поточні шип на короткі періоди , коли вони не перебувають в тому ж стані. Недостатньо вбити що-небудь відразу, але це не допоможе тривалості життя, і ці поточні сплески створять справжні проблеми з ЕМС.

— Грем

@Graham: Якщо обидва входи "І" ворота прив'язані до джерела сигналу, швидше за все, майже вдвічі навантаження на це джерело, один вхід прив'язаний до цього джерела, а другий прив'язаний до високої.

— supercat

@supercat Це правда, але насправді не стосується того, що я говорив про обидва виходи двох окремих воріт "AND". Все-таки це ще одне можливе вдосконалення схеми.

— Грем

Дизайнери, ймовірно, вибрали ворота AND через доступність або якусь іншу зручність. Можливо, вони вже мали ворота AND на рахунку матеріалів для цієї дошки.

Ворота використовуються як буфер для введення кабелю. Дві ворота можуть видавати більше струму, ніж частина, яка спочатку генерує сигнал.

Є ІМС, які виконують просто буферизацію без логічних функцій ( наприклад , SN74LVC2G34 ).

— Нік Алексєєв
джерело

" через доступність чи якусь іншу зручність " ... Вони називають це "Дизайн для виробництва" (DFM), але хто знав, що хтось насправді це робив? Можливо, проект 6-Sigma нового прокату придумав такий (остаточний) дизайн дошки ... Мені це подобається, в основному :)

— CapnJJ

SPDIF призначений для приведення 1Vp-p від джерела 75 Ом до навантаження 75 Ом.

Опрацювавши необхідний від драйвера струм, імовірно, дизайнери вирішили, що це найдешевший спосіб (або найменший з точки зору простору друкованої плати, або інший варіант, який є оптимальним у своїй конструкції).

— Брайан Драммонд
джерело