Чому для одного ворота AND потрібно 60 транзисторів?

24

Дивлячись на таблицю даних для MC74VHC1G08 , у розділі функцій , зазначено Chip Complexity: FETs = 62.

Чому для цього ІС потрібні 62 транзистори, тоді як ворота AND можуть бути виконані лише з 6 транзисторів?
Для чого використовуються інші 56 транзисторів? Моя здогадка була б якоюсь схемою захисту, але я не впевнений.

— вуха
джерело

8

Як можна зробити ворота CMOS І з двома транзисторами? Мені потрібно щонайменше шість, і мені потрібно ще купок, щоб захистити вихід, щоб отримати велике навантаження без чіпа.

— Елліот Олдерсон

1

Чи має він насправді 62 транзистори, чи ВКЛ має якусь формулу для обчислення розмірів (наприклад, "податкові кінські сили" за старих часів, лише в іншому напрямку)? Чи всі транзистори незалежні, чи на ньому є купа паралельних транзисторів на виході для вентилятора?

— TimWescott

4

Не може бути буквально 62 транзистори; це може бути "нормалізоване" число, яке підключається до якоїсь середини, що передбачає надійність. При цьому, лист даних говорить про те, що він має "кілька етапів", включаючи вихідний буфер. І так, захист вхідного сигналу також зараховується до кількості транзисторів.

— Трейд Дейв

@ElliotAlderson Ви маєте рацію - це повинно сказати 6, а не 2.

— eeze

4

@Platytude Я не претендую на те, що повністю розумію, чому, але я чув, що діоди в CMOS іноді реалізуються за допомогою FET. Можливо, робити все можливе з FETs полегшує процес виготовлення чи щось таке.

— mbrig

33

Причин, за якими в цьому ІС використовується більше, ніж мінімум 6 MOSFET (4 для NAND + 2 для інвертора):

Як зазначено в аркуші:

Внутрішня схема складається з декількох ступенів, включаючи буферний вихід, який забезпечує високу шумостійкість і стабільний вихід.

Вихід буде зроблений за допомогою досить великих (не мінімальних розмірів) транзисторів. Завжди є "складені", тобто декілька транзисторів об'єднані в один великий, де ділянки зливу та дифузії джерела діляться між двома транзисторами. Це поводиться як один великий транзистор, але його можна нарахувати стільки, якщо потрібно більшу кількість транзисторів.
Захист ОУР на входах та виходах ІМС, виготовлених в сучасних процесах CMOS, часто використовує "заземлені МОП-системи" замість більш традиційних діодів.
Між штифтами живлення потрібна схема «ESD-затискача», така схема складається з пари транзисторів.
Цифрові мікросхеми (наприклад, цей і ворота) часто потребують роз'єднання живлення мікросхеми. Вони називаються "знезаражувати клітини". Це конденсатори між подаючими рейками. Ці конденсатори здебільшого виготовляються за допомогою ємності з транзисторами та джерелами.
У процесах CMOS MOSFET - це найбільш "базові" компоненти, вони також є найбільш керованим компонентом і найбільш гнучкими, тому розробники ІС вважають за краще використовувати MOSFET, коли це можливо.

«Все-в-всьому» потрібно 62 транзистори, щоб зробити на перший погляд просту функцію, як ворота AND. Це також тому, що цей ІС "трохи більше", ніж просто простий І ворота. Ворота AND у складніших схемах, таких як процесори, мікроконтролери тощо, часто використовують лише 6 транзисторів. Але вони не є "окремими" та воротами, як цей ІС.

— Бімпелрекіе
джерело

Чи є причина, чому ви б не просто наклали більший транзистор на матрицю, а не використовували паралельно декілька менших?

— DKNguyen

2

@Toor Так, розмір транзистора. Скажіть, мені потрібен W / L 1000um / 0.13um. Це означатиме дуже широкий (1 мм), але дуже тонкий (менше 0,0005 мм) транзистор, що непрактично, це призведе до дуже непридатного розміру для мікросхеми. Переважно, це майже квадратний чіп (але прямокутник також добре). Отже, ми складемо цей транзистор, наприклад, на 20 менших розмірів 50um / 0,13um і об'єднаємо його у прямокутну форму. Погляньте, як це виглядає тут: zeptobars.com/uk/read/…

— Bimpelrekkie

1

"Складений" вихідний транзистор цього LDO - це структура між цими двома "краплями" (це зв'язуючі колодки) у правій верхній частині зображення. Хоча це LDO, це виглядатиме схоже на будь-якому ІС, де потрібні великі MOSFET.

— Bimpelrekkie

2

Ах, так це так, що ви можете "залити транзистор" у всі куточки та кришки, які є на вафлі. Любіть насипати пісок у банку, а не наповнювати його кількома великими скелями та порожнім простором.

— DKNguyen

@Toor Правильно, це не так просто, як насипати пісок, але ідея насправді така ж, набагато простіше заповнити (випадковим чином розташовану) форму невеликими одиницями, що її ефективно заповнити дуже довгим і вузьким одиночним транзистором.

— Bimpelrekkie

8

Від ON Semiconductor MC74VHC1GT00 - Посібник із продукту NAND Gate з двома входами :

Внутрішня схема складається з декількох ступенів, включаючи буферний вихід, який забезпечує високу шумостійкість і стабільний вихід.

Вхідна структура MC74VHC1G00 забезпечує захист при подачі напруги до 7 В незалежно від напруги живлення. Це дозволяє використовувати MC74VHC1G00 для інтерфейсу 5-ланцюгових ланцюгів до 3В-ланцюгів.

Складність чіпів: FETs = 56

Захист від відключення живлення, що надається на входах

Збалансовані затримки розповсюдження

Від включеного напівпровідника MC74VHC1GT00 - Один єдиний аркуш даних NAND Gate з двома входами .

$V_{CC}$ $V_{CC}$

$I_{OFF}$

ШОЕ витримує напругу> 2000В

У нас є щонайменше три етапи, це вхід, логіка та вихід.

Вхід MC74VHC1G08 AND, який може бути сформований з NAND і NOT, приймає 62 FET. MC74VHC1GT00 NAND займає 56. Те ж саме сімейство, тож приблизно 6 FET для впровадження інвертора. Що означає, що MC74VHC1G00 матиме близько 9 воріт функціональності, а MC74VHC1G08 - 10 воріт.

Основою питання ОП є логіка І може бути реалізована з 6 воріт, але НЕ в MC74VHC1G08 має бути не менше 6 FET.

Скажіть 8 + 6, щоб реалізувати таку логіку, яка б забезпечила близько 48 FET для забезпечення всіх додаткових захистів.

Вгадайте 5/6 FET / вхід, щоб забезпечити захист ESD = 36 FET.

Решта для забезпечення всіх інших огороджень. Це, очевидно, не прості І ворота.

— StainlessSteelRat
джерело

3

Скільки паралельних маленьких MOSFET в одній потужності MOSFET? Тисячі? Цей маленький затвор має досить високий вихідний струм, тому для цього йому потрібні 62 крихітні MOSFET.

Два мої копійки варто здогадатися.

— Аудіогуру
джерело

2

Чим важче запускається затвор MOSFET, тим довше буде потрібно MOSFET згодом відключити. Продуктивність може бути покращена шляхом додавання схеми для обмеження надлишкової напруги на затворі, хоча робити це без збільшення спокійного розсіювання потужності досить складно.

Я не знаю, які точні методи використовуються в CMOS для запобігання перенасичення, але малопотужні пристрої Шотткі, засновані на транзисторах біполярного з'єднання, можуть стати корисним аналогом. Розглянемо два простих інвертора, показані нижче:

схематичний

^{імітувати цю схему - Схематично створено за допомогою CircuitLab}

Інвертор зліва простіший, ніж той, що знаходиться праворуч, але якщо запустити моделювання, ви побачите, що додавання діода дозволяє схемі праворуч відключитися набагато швидше, ніж ліва.

У інверторах на базі BJT нижче, діод Шоткі трохи збільшить розсіювання потужності в R3, але таке збільшення буде незначним порівняно із загальним споживанням енергії. У пристрої CMOS просто затискання напруги на затворі збільшить розсіювання потужності, що зробить необхідним використання інших, більш досконалих підходів.

— суперкат
джерело

Я не пригадую, щоб у MOS виникли проблеми з поведінкою, що сповільнюють зберігання плати.

— analogsystemsrf

Для невеликих MOSFET, додавання додаткової схеми для зміщення речей оптимально, ймовірно, не корисно, але великі MOSFET мають, як мінімум, є ємність воріт, і я думаю, що у них є інші проблеми з дизайном поза цим, хоча я не знаю точно, що вони . Використання чотири-транзисторного NAND-затвора, що живить два великі транзисторні інвертори (або навіть дві великі паралельні групи транзисторів), швидше за все, не дасть такої хорошої продуктивності, як це можна було б досягти при кращому контролі напруги затвора.

— supercat

1

Можливо, у штампі насправді є чотири ворота AND, тому що він використовує такий же точний фізичний штрих, що і цей мікросхем MC74VHC08 , лише з'єднуючи один із воріт.

Чому виникли витрати і проблеми проектування, тестування та підтримки цілого окремого штампу, коли вартість між транзисторами від 17 до 62 на кремнію в основному дорівнює нулю?

Це може додати до 2 або 6 транзисторів для захисту джерела живлення та 14 або 15 транзисторів на І. Не так нерозумно.

— Харпер - Відновлення Моніки
джерело

Замислювались і над цим - це не шалена ідея, оскільки більшість енергоспоживання буде динамічним, тому невикористаним воротам важко буде заперечити. Однак у вашому посиланні на таблицю даних для чотирьохчастин написано "Складність чіпів: 24 FET або 6 еквівалентних воріт" - тобто простіше .

— Кріс Страттон