Непарна схема друкованої плати для регулятора напруги

Я інженерно-конструкторська плата, яка має Xilinx Spartan 3E FPGA, з VCCAUX живиться від 2,5-вольтового регулятора. Нижче розміщена схема друкованої плати для регуляторної частини ланцюга, і щось здається мені дуже рибним.

Вибачте за жахливу пікселізацію, це була найвища роздільна здатність, яку я міг отримати із наявним обладнанням. Так чи інакше, компонент SOT23-5 з маркуванням "LFSB" є лінійним регулятором напруги Texas Instruments LP3988IMF-2.5 . Я відстежив схему нижче з макета дошки:

Можливо, ви вже помітили джерело моєї плутанини: я поняття не маю, чому вони розмістили б резистор 316 Ом прямо на виході 2,5-вольтового регулятора. Все, що потрібно - це витратити 7,9 міліампер. Я, здається, не можу знайти жодної причини для цього. Мені цікаво, чи це недолік дизайну, і цей резистор насправді повинен бути підключений до штифта PG замість заземлення. Я тричі перевірив оригінальну друковану плату, і вона, безумовно, підключається до землі і PG-контакт не пов'язаний ні з чим. Якщо це помилка, проте, це пояснить, чому вони використовували окремий слід на нижній стороні резистора, а не підключати його до мідного ґрунтового наливу, що знаходиться саме там. Я також цікавився, чи може регулятор вимагати мінімального навантаження, щоб підтримувати стабільний вихід, але це не так для цього регулятора. Немає мінімальних вимог до навантаження. Я також розглядав можливість того, що він повинен був повільніше виводити VCCAUX для цілей послідовності для FPGA, але читання даних цього тексту, схоже, не підходить - немає чітких правил послідовності живлення Spartan 3E.

Чи може хтось придумати причину, чому хтось навмисно розмістив би резистор 316 Ом прямо через вихід регулятора 2,5 В? Я вважав, що це може бути резистор вимикача для вихідного конденсатора, але здається, що це занадто низьке значення для цього.

EDIT: Можливо, ця додаткова інформація допоможе. Лист даних Spartan 3E визначає, для чого використовується VCCAUX:

VCCAUX: Допоміжна напруга живлення. Постачає цифрові годинникові менеджери (DCM), диференційні драйвери, спеціальні штифти конфігурації, інтерфейс JTAG. Вхід в ланцюг скидання живлення (POR).

Я б зробив таку ж конструкцію, щоб зменшити динамічну та статичну помилку регулювання навантаження.

Деталі з причин очевидні в аркуші.

• подивіться на динамічну помилку регулювання навантаження та помилку регулювання кроку введення.

• Я можу лише здогадуватися, який бюджет помилок мав на увазі дизайнер, але для кожного LDO характерно вищевказані відповіді, хоча цей FET LDO має виняткову низьку потужність і напругу випаду.

  • Похибка 5mV {вхідний крок = 0.6V} з кроком навантаження 1mA , помилка 200mV з кроком навантаження 150mA *
  • похибка регулювання статичного навантаження оцінюється лише вище 1 мА як 0,007% / мА. Це означає, що вона гірша нижче 1 мА та покращується при манекені 7,6 мА на задоволення дизайнерів. Він також покращує помилку регулювання динамічного крокового навантаження вище. *

Цей 1mA забезпечує час падіння приводу Gate для прискорення реакції. 7,6 мА ще краще, якщо зменшується віддача вище цього.

• статична помилка регулювання навантаження пов'язана лише з RdsOn PFET, що використовується в LDO, поділений на його внутрішнє посилення циклу. Це справедливо для будь-якого регулятора напруги, будь то FET або BJT. Але нескінченний коефіцієнт посилення циклу може збільшити помилки стабільності або більше дзвінка при певному навантаженні, (ESR, C), тому це кінцеве.

Рибний? У жодному разі

Як уже запропоновано в деяких інших коментарях, резистор 316 Ом розміщений там, щоб дозволити ланцюгу регулятора напруги деяку здатність занурювати деякий струм у випадку, якщо 2,5V-рейка отримає деякий витік з рейки більш високої напруги. Цей витік, як правило, призводить до того, що вихід регулятора вимикається і піднімається вгору і переходить до більш високої напруги. Дизайнер робить проектний компроміс між тим, наскільки здатність раковини дозволяє передбачити кількість додаткового навантаження, яку резистор розміщує на регуляторі напруги.

Умови витоку можуть існувати під час ввімкнення та відключення живлення послідовних складних напівпровідникових приладів, а можливість мийки може бути важливою для того, щоб все контролювати.

У деяких випадках регулятор напруги може мати особливість, яку називають блокуванням напруги, яка вимикає регулятор, якщо вихід занадто сильно зростає. Це може завдати шкоди для роботи системи, особливо якщо контрольний штифт індикатора потужності (PG) контролюється для управління ланцюгом регулятора напруги на складній платі. Поточний резистор раковини може відігравати роль запобігання несподіваному відключенню через невелику кількість витоку в конкретну рейку.

Я не переконаний, що резистор заземлений. Я позначив деталі і мідь заливається відповідно до вашої схеми "інженерно-реверсивна".

Якщо R14 був заземлений, навіщо витрачатись на випадок, коли GND заливається прямо поруч із ним. Як ви протестували його на ґрунті? ви просто гуділи між рядками? Є велика ймовірність, що є світлодіод на землю, що звисає через це. Це забезпечить візуальну індикацію, що живиться від 2,5 В, а резистор близько 316R буде нормальним для червоного / жовтого / зеленого світлодіода (4 мА). Це призведе до того, що якщо ви неправильно прочитали DMM або залежно від особливостей DMM, це дасть "вказівку" короткого.

https://reference.digilentinc.com/_media/s3e:spartan-3e_sch.pdf Це еталонний дизайн для Spartan 3E. Існує навантаження 2k2 на регуляторі 2,5В, але також світлодіод вимикає 3v3. Це могло б забезпечити деяке демпфування ланцюга нижче за течією