Звідки на мікросхемах мікросхем виходить обмежений вхід VDD + 0,3 В?

Існує безліч інтегральних мікросхем, які вказують, що їх вхідна напруга може охоплювати досить широкий (абсолютний максимальний) діапазон, наприклад, від -0,3 В до 6,0 В ( ref , pdf сторінка 4), а потім мати "Вхідне напруга на будь-якому штирі" обмеження, яке залежить від вхідної напруги, наприклад від -0,3 В до VDD + 0,3 В.

Це, по суті, робить чіп не стійким до вводу / виводу до напруг, що перевищують вхідну напругу більш ніж на 0,3 В, але знаходяться в межах абсолютних максимальних характеристик того, що дозволяє вхідна напруга, і змушує мене застосувати якийсь зовнішній рівень схема перемикання на ці входи.

Тож яка практична причина такого обмеження в специфікаціях на штифти інтегральної мікросхеми?

Швидше за все, між вхідним штифтом і мережею VDD на мікросхемі є діод захисту ОУР таким чином, щоб він був нормально зворотним зміщеним (схема, що показує конфігурацію, наведена у відповіді Пітера Сміта). Ідея полягає в тому, що коли відбувається позитивна подія ОУР, струм буде надходити в мережу VDD з нижчим імпедансом, де він буде робити менше шкоди, ніж якщо все це скидається на один поганий затвор CMOS, прикріплений до вхідного штифта.

Оскільки межа є VDD + 0,3 В, швидше за все, у вашому пристрої діод типу Шоткі замість переходу PN. З PN-переходом ви зазвичай бачите обмеження VDD + 0,6 В або більше.

Якщо ви повинні застосувати вхідну напругу вище VDD (більш ніж на 0,3 або 0,4 В) до цього пристрою, ви переадресуєте цей діод і виведете сильний струм від свого джерела. Це може пошкодити джерело або, якщо джерело може подати достатню кількість струму, нагрійте мікросхему до точки пошкодження.

Якщо ви використовуєте резистор для обмеження струму на вхідному штирі в цих умовах, ви можете виявити, що схема працює нормально. Або, особливо, якщо мікросхема має дуже низьку потужність, ви можете виявити, що весь мікросхем (а може бути й інші речі, підключені до того ж VDD), живиться через вхідний контакт, що часто призводить до ненавмисної поведінки.

Це пов’язано з вхідними діодами захисту.

Типовий вхід виглядає приблизно так (показано інвертор CMOS):

^{імітувати цю схему - Схематично створено за допомогою CircuitLab}

Діоди в нових частинах - це пристрої Шоткі. Ці діоди призначені для короткочасних перехідних подій з низькою енергією і не можуть справлятись з великим струмом (загалом декілька мА).

Падіння 0,3 В відбувається від затискаючих діодів Шоткі, які використовуються для захисту штифтів мікросхеми. Ці діоди зазвичай з'єднуються між кожним штифтом і двома силовими рейками. Якщо вони зміщені вперед більш ніж на 0,3 В, можуть протікати довільно великі струми.

Діоди розроблені для поглинання перехідних струмів, вироблених ОУР, які представляють обмежену кількість енергії, з якою вони можуть працювати, захищаючи чутливі ворота MOSFET від перенапруги. Але якщо ви будете керувати ними з джерелом низького опору, ви швидко скинете в них більше енергії, ніж вони можуть впоратися.

Насправді, затискаючі діоди Шотткі та VDD + 0.3V є присутніми для однієї і тієї ж першопричини, і це SCR-зашивка . Конструкція всіх ІМС CMOS фактично створює пару транзисторів BJT внутрішньо. Це просто виходить з викладених кремнієвих підкладок p-типу та n-типу. Ця картина з VLSI Universe добре показує:

https://1.bp.blogspot.com/-yUiobLvxMrg/UTvnjjzaXZI/AAAAAAAAABc/lRFG5-yqD3E/s1600/latchup.JPG

Ви отримуєте два внутрішніх транзисторів BJT, Q2, і NPN, і Q1, PNP. Зауважте, вони поділяють одну N-свердловину і одну P-свердловину, але ця конкретна схема утворює щось, що називається Кремнієвим керованим випрямлячем ( SCR ). Це ні в якому разі не бажано, але прикрою побічною дією цієї суперечки. Це не проблема, якщо дотримуватися певних правил.

Типовий SCR має три термінали, анод, катод і ворота. Загалом, для деякого пристрою, який має керуватися позитивною напругою на аноді щодо катода, він є упередженим вперед, проте SCR блокує будь-який струм, якщо ворота не активовані. Щоб активувати Ворота, він повинен піднятися через поріг, який у цій конструкції буде напругою Анода. Один із засувок активований, він залишатиметься увімкненим, навіть якщо ворота впадуть. Він буде тримати до тих пір, поки напруга анода не знизиться до нульового струму. Для мікросхеми CMOS катод схожий на мікросхеми GND, анод - VDD-рейка, а ворота - штифти вводу / виводу. Це суть, якщо будь-який штифт вводу-виводу піднімається набагато вище VDD, він дозволить засунути і створить короткий між VDD і GND, викликаючи дуже велику кількість струму, і цей струм буде тримати засувку, спалюючи ІС.

Для захисту від малих перехідних шипів діоди Шотткі додаються до ліній вводу / виводу, щоб зафіксувати вхід до GND - 0,3 V та VDD + 0,3V всередині безпечної зони. Ці діоди можуть зайняти лише невелику кількість струму, і зовнішній затиск все ще може знадобитися для більш міцної конструкції.

Для отримання додаткової інформації EEVblog зробив чудовий підручник з цього приводу : EEVblog №16 - CMOS SCR Latchup Tutorial