Відповіді:
Я заглянув у ASIC деякий час тому, і ось що я знайшов:
У кожного є різні визначення слова "ASIC". Є (приблизно приблизно) три категорії: FPGA Конверсії, "звичайний" ASIC і "повний користувальницький". Як і очікувалося, це в порядку підвищення ціни та підвищення продуктивності.
Перш ніж описувати, що це таке, дозвольте мені розповісти, як робиться чіп ... У чіпа є від 4 до 12+ "шарів". Нижній 3 або 4 шари містять транзистори та деяку основну взаємопов'язаність. Верхні шари майже повністю використовуються для з'єднання речей. "Маски" схожі на прозорі плівки, які використовуються для фототравлення друкованої плати, але є одна маска на один шар ІС.
Що стосується виготовлення ASIC, вартість масок - ВЕЛИЧЕЗНА . Зовсім не рідкість, коли набір масок (8 шарів, 35 - 50 нм) працює на 1 мільйон доларів США! Тож не дивно, що відомо, що більшість «дешевших» постачальників ASIC дуже намагаються стримувати витрати масок.
Конверсії FPGA: Є компанії, які спеціалізуються на перетвореннях FPGA на ASIC. Те, що вони роблять, має дещо стандартну або фіксовану "базу", яку потім налаштовують. По суті, перші 4 або 5 шарів їх чіпа однакові для всіх їх клієнтів. Він містить деяку логіку, схожу на звичайну FPGA. Ваша "індивідуальна" версія матиме додаткові шари зверху для маршрутизації. По суті, ви використовуєте їх логіку, але підключаєте її так, як працює для вас. Продуктивність цих чіпів, можливо, на 30% швидша, ніж FPGA, з якого ви почали. Повернувшись до "дня", це також би називалося мікросхемою "море воріт" або "масив воріт".
Плюси: низький рівень НРЕ (35 000 доларів США - це найнижчий рівень). Мінімальні мінімальні кількості (10 к одиниць / рік).
Мінуси: високі витрати на мікросхему - можливо, 50% вартості FPGA. Низька продуктивність по відношенню до інших рішень.
"Нормальний" ASIC: У цьому рішенні ви проектуєте речі до рівня воріт. Ви берете свій VHDL / Verilog і складаєте його. Конструкція для окремих воріт взята з бібліотеки воріт та пристроїв, схвалених виробником чіпів (тому вони знають, що це працює з їх процесом). Ви платите за всі маски тощо.
Плюси: саме це і є більшість фішок у світі. Продуктивність може бути дуже хорошою. Витрати на одну мікросхему низькі.
Мінуси: NRE для цього починається від 0,5 млн. Дол. США і швидко збільшується звідти. Перевірка дизайну є надзвичайно важливою, оскільки просте накручування обійдеться у великі гроші. NRE + Кількість мінімальних замовлень зазвичай становить близько 1 млн. Дол. США.
Повний звичай: Це схоже на звичайний ASIC, за винятком того, що у вас є гнучкість проектувати до рівня транзистора (або нижче). Якщо вам потрібно зробити аналоговий дизайн, наднизьку потужність, надвисоку продуктивність або що-небудь, що неможливо зробити в звичайному ASIC, то це справа для вас.
Плюси: для правильного виконання цього потрібен дуже спеціалізований набір талантів. Продуктивність чудова.
Мінуси: Те саме, що і у звичайних ASIC, тільки тим більше. Шанси накрутити щось набагато вище.
Як ви дійдете до цього насправді, залежить від того, яку частину роботи ви хочете взяти на себе. Це може бути настільки ж просто, як надання файлів дизайну такій компанії, як TSMC або UMC, і вони повертають вам голі вафлі. Тоді вам доведеться протестувати їх, розрізати, упакувати, можливо, повторно протестувати та нарешті позначити їх. Звичайно, є й інші компанії, які зроблять більшу частину роботи за вас, тому все, що ви отримаєте, це перевірені чіпи, готові поставити на друковану плату.
Якщо ви дійшли до цього моменту, і все ще здається, що ASIC - це те, що ви хочете зробити, то наступним кроком буде створення Googling для компаній та розмова з ними. Усі ці компанії дещо відрізняються, тому є сенс поговорити з якомога більшою кількістю них. Вони також повинні мати можливість сказати вам, що наступний крок - поза розмовою з ними.
Є два основні способи отримання ASIC, якщо ви дивитесь на сторонні процеси, такі як IBM, ONsemi, STMicro тощо. Перший - це робота безпосередньо з ливарним виробником (виробником), а другий - робота з група, яка обробляє менші замовлення.
Працюючи безпосередньо з виробником, ви зазвичай купуєте виробничий цикл для певного чіпа. Це дасть вам декілька вафель з декількома копіями сітківки. Затискача зазвичай становить від 15 до 20 мм 2 . Ви зможете поставити все, що завгодно, в цей простір, а потім пізніше поділите вафлі на окремі конструкції. Якби ви робили виробництво однієї мікросхеми, ваш дизайн тут був би викладений плиткою. Я не знаю ціни на це, але це, ймовірно, матиме щось на кшталт: , де маски є домінуючою частиною вашої вартості. Я б підрахував, що за останні 40-нм процеси витрати починаються близько 2 мільйонів доларів.
Якщо ви не шукаєте великих обсягів або хочете скласти прототип дизайну, то є компанії, які купують запуск на ливарну продукцію за одну-дві вафлі, а потім продають місце в ретикулярі. Є дві основні компанії: MOSIS і CMP . Вони планують придбати лише одну-дві вафлі та набір масок, тому їх виробничі витрати в основному фіксовані. Їх ціни, як правило, залежать від розміру вашої конструкції в мм 2 . MOSIS не публікує їх тарифів, але найдешевший тариф CMP в процесі 0,35 мкм за 650 євро / мм 2 . Нетривіальний дизайн, ймовірно, коштуватиме $ 3000 або більше за 40 фішок. Чим тонший розмір функції, тим дорожче робити маски.
Ще один пункт, який слід врахувати, - це те, що програмне забезпечення для проектування, необхідне для розробки та перевірки ІС, НЕ дешево, якщо ви не робите це з університетських установ.
Хоча це правда, що створити чіп дуже дорого, TSMC та інші користувачі надають "послуги трансферу", які ставлять багато пристроїв від багатьох людей на смерть і значно знижують ціну. Я навіть чув, як компанія отримує кілька зразків своїх пристроїв за 1500 доларів, що вкрай низько, якщо розглядати альтернативи. Перш за все, найкраще реалізувати якомога більше на FPGA, щоб переконатися, що логіка правильна тощо тощо.
Подивіться тут: http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm
Просто хотів додати це в:
http://cmp.imag.fr/products/ic/?p=prices <- CMP Ціна за мм ^ 2 поточного прейскуранта розрахована на 25 простих штампів, за винятком MEMSCAP та TriQuint.
Ви можете отримати CMOS C35B4C3 0,35u (350nm) CMOS C35B4C3, всього за 650 євро / мм2 (3), хоча їхні ціни доставки досить високі (до 100 євро), і вам доведеться доплатити, якщо ви хочете, щоб вони його упакували за ви.
На іншому кінці шкали ви можете отримати 28 нм CMOS CMOS28LP лише за 15000 євро / мм2 (1), якщо ви робите менше 3 мм ^ 2.
Зараз до кінця 2018 року компанія працює над платформою " Itsy-Chipsy " (припускаючи колекцію програмних засобів плюс послуги fab) для виготовлення двох прототипів мікросхем приблизно за $ 400 при розмірі 350x350um розміром, який може вмістити 14000 воріт . Якщо розмір площі додатково розділити на 4, до 170x170um, вартість складе близько 100 доларів .
Ціна в розмірі 100 доларів заснована на ціноутворення мікросхеми 2x2 мм від MOSIS, розділеної на 16, потім на 4. У коментарях на вищевказаній сторінці хакадею є додаткова інформація, але ще не всі деталі з'ясовані. Вони відвідали представників і заявляють, що розпочали кампанію з фінансування натовпу цього року. Це означає: з MOSIS для мікросхеми розміром 2х2 мм коштує 5000 доларів, щоб отримати 40 фішок.
Одна приємна річ у тому, що він збирається використовувати всі інструменти з відкритими джерелами, починаючи з ngspice.sourceforge.net, opencircuitdesign.com qflow та магії та clifford.at yosys. Хоча поняття не маю, як ці інструменти можна використовувати з гілками, і що потрібно. Буде цікаво подивитися, як це вийде.
Дивлячись на прайс-лист CMP MPW на вересень-18 у файлі pdf : Для процесу. Це приблизно 2230 євро, за 25 голих штампів . Ця цифра є більш реальною на сьогоднішній день.
Слайд-колода на nmi.org.uk від imec від 2016 року вказує приклад MPW на .18um коштує 25000 доларів за 40 штампів при мінімальній площі 25 мм ^ 2 на першій пластині. Кожні додаткові 40 штампів коштують 2000 доларів.
Презентація також показує витрати на виділені маски. У цьому ж прикладі перший лот із 14 вафель коштував 134000 доларів за 14х2945 штампів. А кожна додаткова вафля в розмірі 2945 штампів коштує 1000 доларів. Додаткова вартість загибелі становить 0,34 долара. Цей показник в 134 000 доларів добре відповідає номеру 100 000 доларів та інших кількох згаданих відповідей.
У потоці 2013 року на bitcoin.org під назвою "чому варто розробити асик> 1М" було поділено декілька цифр: [1] довгохвильовий приймач, який залучав 10 інженерів на рік за $ 500 тис., Два інженерні стрічки 250 000 доларів, і 250 000 доларів за 10 000 фішок + обладнання для перевірки та перевірки. [2] Мікросхема для видобутку біткойнів avalon, ймовірно, коштувала близько 400 тис. Доларів США, що було здогадано виходячи з обсягу попереднього замовлення. [3] Деякі інші поширені цифри для видобутку біткойна - це ~ 150 тис. Дол. США для 130 нм, 200-300 тис. Дол. США за 110 нм і ~ 500 тис. Дол. США за 65 нм. Хоча ці чіпи, мабуть, мають меншу складність.
Дозвольте мені першим заявити, що власні ASIC не для слабких сердець. Запчастини до каталогу досить погані. Для довідки, одна маска на TSMC близько 2010 року для 0,18-дюймового процесу BiCmos становила близько 25 000 доларів.
Тематичний випадок: я працював над напівприйнятним мікросхемою регулятора долара для клієнта. Моя компанія - виробник напівпровідників Fortune 100.
Ми стягували щось на зразок 200 000 доларів NRE, з очікуванням доставки не менше 2 мільйонів доларів. Замовник встановив максимальну вартість пристрою на певну ціну, за яку він просто використає інше рішення. Крім того, через невеликий проміжок часу пристрій не стане ексклюзивним для цього замовника.
Ми подумали, що це буде сунучка, просто скопіюйте та вставте сторону існуючої IP-адреси, а потім модифікуйте дизайн відповідно до потреб. На жаль, у файлі, збірці, кваліфікації, тесті, характеристиці, дизайні та застосуванні виникли проблеми, які потребували повторного використання пристрою.
Ми зрозуміли це прямо у другому раунді, але наш замовник ніколи раніше не робив спеціальний ASIC, не мав чудових специфікацій і не знав, у що вони потрапляють. Ми в основному зробили всю їхню системну інтеграцію, оскільки вони не змогли побудувати друковану плату, щоб врятувати своє життя (тепло, вибір пакету, емі ....)
Вибір - це перетворення FPGA. І Altera, і Xilinx мають це. Я б пішов з Альтерою. Ціни в 100 доларах США.
Ти на це дивився? http://www.europractice-ic.com/ Вони мають повний прайс-лист: http://www.europractice-ic.com/prototyping_minisic.php
Вони також пропонують додаткові послуги та надають ліцензії на програмне забезпечення за потреби.
редагувати: я видалив посилання на файл pdf та додав посилання на сторінку, де є всі ціни.
Чи обдумали ви використовувати FPGA? За допомогою FPGA ви можете реорганізувати апаратні компоненти на чіпі без витрат на створення власного чіпа. Якщо ви в університеті, можливо, у них є свій невеликий FAB. Університет, в який я пішов. Якщо вони ні, можливо, ви могли б поговорити з кимось із університету, який має FAB, і побачити, чи зможете ви змусити їх зробити свій чіп, плата, ймовірно, буде нижчою, ніж у ливарному виробництві.