Які існують високі частоти дизайну плати?

Я б хотів розробити друковану плату для аналогового контролера циклу .. щось із A / D, D / A та процесором на борту. (Або DSP або FPGA, я не вирішив.) Оскільки це повинно модулювати аналогові сигнали на 10 кГц, це повинен бути досить швидким процесором.

Як я розумію, проектування плати для процесорів, що працюють понад 150 МГц, може бути дуже складним через проблеми з радіочастотним зв'язком. Які поради можна запропонувати при розробці такої дошки? Які проблеми через компонування можуть виникнути? Чи є хороші інтернет-ресурси, які мають для цього бази знань?

Спасибі.

Якщо вас цікавить високошвидкісний цифровий, отримайте копію високошвидкісного цифрового дизайну .

Ключові моменти:

• Основним визначальним фактором вашого ланцюга є час підйому логіки. Навіть якщо ви працюєте з повільною тактовою частотою, швидкі краї можуть створювати проблеми.
• Максимальний час підйому вашої системи тоді дає критичну довжину схеми. По суті, якщо затримка розповсюдження вашого сигналу по довжині ланцюга перевищує час наростання сигналу, вам потрібно потурбуватися про високочастотний аспект конструкції.
• Якщо виявляється, критична довжина коротша, ніж схема схеми, тоді вам потрібно використовувати макет керованого опору. Це включає:
  • Геометрія колій (ширина та висота доріжки над площиною заземлення) для надання схемі певного характерного опору.
  • Припинення дії водіїв та / або приймачів з характерним опором лінії.

Використовуйте повну землю та площину потужності. Обхідні ковпачки обмежені індуктивністю, яка здебільшого визначається розміром упаковки, слідами та віями. Тому виберіть найменший розмір упаковки, з яким ви можете працювати, а потім перейдіть до найбільшої ємності, яка не порушує ваш бюджет. Якщо вам потрібно більше обходу, підніміть розмір пакета або два і отримайте найбільшу ємність у цьому пакеті. Підключаючи ковпачок до площини / силової площини, використовуйте дві вітри з обох боків кожної колодки; vias + cap буде схоже на H.

Розщеплення площин може допомогти виділити аналоговий та цифровий ділянки. Ніколи не перетинайте розділену площину із сигнальним слідом !!! Тримайте сигнали подалі від краю дошки. Тримайте сигнали щонайменше 2x шириною сліду, щоб запобігти перехресним переслідуванням (моделювання тут корисні). Тримайте сигнали 5-кратною шириною сліду подалі від сильно шумних сигналів (тобто годинників) або надзвичайно чутливих сигналів (тобто аналогових входів). Використовуйте заземлені сліди охоронців навколо шумових / чутливих сигналів, якщо це необхідно. Уникайте пухирців і заглушок із шумними / чутливими сигналами.

В ідеалі забезпечте один заземлюючий провід на сигнал у роз'ємі. Припиніть сигнали роз'єму, тому що вони люблять вимовляти EMI. Ферритові кульки навколо дроту також можуть допомогти з шумом роз’ємів. Не допускайте, щоб сигнали переходили під роз'єми.

Заземлена площина дозволяє створювати мікросмугові сліди, які мають чітко визначений опір. Ви також можете використовувати резистори закінчення, якщо ваш слід довгий. Я думаю, що загальне правило є для кожного nS часу підйому, ви можете пройти 2,5 "без резистора припинення.

Використовуйте моделювання IBIS, щоб визначити, чи потрібні вам резистори. Сучасні FPGA мають хороші хитрощі для подібних речей; вони можуть контролювати свою вихідну силу водія, іноді навіть за допомогою цифрового керованого опору (термін Xilinx для технології). Імітації IBIS допомагають і тут, коли з'ясовується відповідна сила приводу.

Ознайомтеся з гумористичним списком інформаційних бюлетенів доктора Говарда Джонсона. Воістину приголомшливий. http://www.sigcon.com/pubsAlpha.htm

Я знаю дуже мало про швидкісне розташування. Але найпоширеніші речі, про які я чув, - це уникати прямих кутів слідів сигналу (вони спричиняють відбиття), майте наземну площину на більшій частині вашої схеми, наскільки це можливо, і розділіть плату на подібні типи сигналів (низький- швидкісний цифровий, високошвидкісний цифровий, аналоговий) в різні області, з "точками задимлення" у вашій площині, щоб мінімізувати перешкоди.

Що стосується хороших інтернет-ресурсів, я думаю, що таблиці та програми для DSP або FPGA, які ви вважаєте, матимуть кілька корисних порад. Пам’ятаю, Xilinx мав гарні речі.

Щоб звернутися до своєї заявки, а не до питання, яке ви прямо задали (інші відповіді говорили про це):

10 кГц DSP для контролера циклу не надто швидко. (ми використовуємо 5 або 10 кГц контурів управління для контролерів двигуна) З гідним пристроєм, я думаю, ви повинні мати можливість обробляти його з тактовою частотою 40-80 МГц, якщо вам потрібно, і акуратною річчю про новіші серії DSP Мікроконтролери - це те, що вони використовують фазові блокові тактові мультиплікатори (PLL) для посилення тактової частоти всередині, так що зовні насправді не повинно бути жодних дійсно швидких сигналів. TSP-серії TMS320F28xx DSP (див. 28044 та 28235) мають 5-кратну PLL (на півкроку від 0,5x до 5x), тому ви можете отримати тактову частоту 100 МГц із кристалом 20 МГц.

Що стосується цифрової сторони, то, на що потрібно стежити найбільше, - це забезпечити хорошу суцільну пару потужностей та заземлення для вашого процесора, і переконайтеся, що ви додаєте обхідні конденсатори якомога ближче до штифтів живлення процесора. Крім того, замість того, щоб просто посипати купу конденсаторів 0,1 мкФ, використовуйте різноманітні конденсатори 0,1uF, 0,01uF та 0,001uF. Конденсатори 0,1 мкФ забезпечують більшу зарядку, але їх паразитична індуктивність грає на меншій частоті, ніж те, що ви бачите на конденсаторі 0.01uF або 0,001uF. Останні два не забезпечать стільки заряду, але працюватимуть належним чином, як обхід кришок на більш високу частоту. У нас була конструкція плати, яка працювала, але мала помірну кількість шуму на аналого-цифровому перетворювачі DSP.

Аналогове цифрове перетворення стане найслабшим місцем у вашій системі. Вам, мабуть, не доведеться надто працювати над тим, щоб цифрова система працювала нормально. Але якщо ви не будете обережні, ви отримаєте посередню ефективність шуму на АЦП. (Я боюся, що я не маю великого досвіду особисто займатися цим; інші інженери в нашій компанії працюють з компонуванням, тому те, що я вам кажу, - це секонд-хенд.) Як поводитися з наземними літаками - це те, що сперечається два окремі підходи: чи варто використовувати одну величезну площину заземлення для всієї системи, порівняно з двома окремими площинами заземлення, одним аналогом + одним цифровим, пов’язаним між собою на АЦП - перший добре для 8-10 бітових систем, і я чую відокремлення цифрових / аналогових областей схеми важливіше, коли ви отримуєте більші кількості бітів (16 біт або вище).

Не скупіться на # шари дошки. Наземні та силові літаки - ваші друзі.

Прочитайте радіо на шинках або знайдіть оператора додаткового класу, який допоможе. Ми постійно вирішуємо ці проблеми на набагато більшій частоті. Ми також використовуємо обробку DSP майже на всьому нашому обладнанні. Спробуйте навчальні матеріали AARL в Інтернеті чи QRZ. Проблеми не так важко виправити, але існує маса можливих проблемних областей, на які слід стежити.
73, КФ7БЮ

Як уже згадувалося, ви можете використовувати швидкий процесор з PLL, але у вас на платі залишаються лише ваші 10 кГц сигнали + кварцовий генератор 12 МГц (близький до процесора). Викласти це не буде проблемою.

Багато людей (включаючи мене) зробили стерео аудіо на 48 кГц на ARM7TDMI (в моєму випадку потокове передавання з підключеної до SPI SD-карти). Я навіть бачив розшифровку mp3 в програмному забезпеченні на 50 МГц ARM7, що працює з оперативної пам’яті (можуть працювати стан очікування при роботі з Flash).

Може придбати плату mbed LPC1768 (100 МГц, дуже швидкий АЦП / ЦАП та ШІМ на мікросхемі, дешево: 50 €) і скласти прототип? Тільки якщо цього недостатньо, почніть грати з іншими (більш дорогими і складними) речами.