Як розмістити роз'єднувальний конденсатор у чотиришаровій друкованій платі?

Я шукав технологічний документ про розміщення конденсаторів, що відокремлюються, і основна ідея показана на наступному малюнку:

Я думаю, що це розумно, але чи потрібно мені класти конденсатор роз'єднання і MCU в один і той же шар? мені не зручно розміщувати інші пристрої. Тож я вирішую розмістити конденсатор для роз'єднання в нижньому шарі

Моя друкована плата є чотиришаровою (сигнал-потужність-gnd-сигнал), і коли я розділяю шари потужності та gnd, дві віаси, що закриваються на штирі MCU, на малюнку вище не включатимуться до складу потужності та рівня gnd. Чи має воно таке ж приємне виконання, як і у випадку на зображенні? Чи потрібно в цьому випадку приймати індуктивність віз?

Це складна проблема для аналізу, і багато її частин важливі лише тоді, коли ви стикаєтеся з проблемою з певною частотою конкретного продукту, яку ніхто не знає, як виправити.

Хоча ця відповідь є якоюсь побічною точкою, вона вирішує деякі припущення. Ми говоримо про байпасні ковпачки, які турбують лише високочастотний шум і не великі енергетичні розтяжки. Високочастотний шум найкраще вирішувати з використанням монолітних керамічних ковпачків (ШОЕ не викликає занепокоєння, оскільки це лише ваш мінімальний опір, який можна досягти). Потоки більшої потужності потребують великих танталових ковпачків. Дивіться частоту роботи тут:

Ви можете використовувати SFR (саморезонансну частоту) на вашу користь. Якщо у вас виникли проблеми з скажінням протікання тактового частоти 1 ГГц, ви можете почати, додавши інший обхідний ковпачок, який є самостійним резонансом трохи вище 1 ГГц. 0402 10pF (з досвіду, а не з графіка) є досить резонансними в межах 1 ГГц.

Однак це лише частина історії. Що відбувається на більш високих частотах? Змонтована індуктивність відіграє певну роль, і саме там макет також грає між шарами на дошці. Наприклад, шар живлення та заземлений шар у платі із ковпачком SMD має таку модель, що монтується в контурі індуктивності - червоним кольором:

На прикладі двох площин (потужність / гнд) у FR4 ви бачите, що на високих частотах навіть кріплення конденсатора може мати велику різницю. Чорний слід без шапки. Синій та червоний кольори показують дві різні монтажні топології, які показують різну індуктивність кріплення.

Антирезонанси можуть викликати більше проблем при високій швидкості. І ви можете подумати, що вам не байдуже 1GHz + шум, але FCC може, і якщо ви хочете чистих країв цифрових 500MHz сигналів, то вам знадобиться багато гармонік для цієї квадратної хвилі. Наприклад, для частоти підйому 0,5 нЗ для частоти 100 МГц потрібен принаймні гармонік 900 МГц.

То як щодо самого пакету? У вас є вихідні драйвери, вхідні штифти, з'єднувальні дроти, заземлювальні штифти, шнури живлення ... (fyi ecb = pcb)

Повна модель виглядала б приблизно так (включаючи ефекти перехресного зчеплення). Площина порожнини - це місце, де мав би бути представлений штамб. (Ігноруйте частину з еквівалентним L + R для пакету обходу пакету - той біт для ic, пов'язаний з деякими на бортовому байпасі, що не стосується цього питання).

За допомогою мікрохвильових зондів, високочастотного мережевого аналізатора та спеціальних калібрувальних приладів TDR можна оцінити вплив упаковки як з точки зору потужності / заземлення, так і з перехресним з'єднанням.

Тепер, понад усе, у нас є ваше питання, куди поставити шапку. Я знайшов хорошу статтю Говарда Джонсона, яка показує, як робити модель системи та як її аналізувати та вимірювати. Ось приклад компонування та як переглянути кожну частину та оптимізувати її.

На жаль, презентація не перевершує ваш конкретний випадок від IC до vias або IC для обмеження віасу. Ви можете пограти з моделлю і побачити, що забезпечує більше байпасу, але пам’ятайте про ефекти керування, а також потужність заземлення площини. Моя обставина, якщо мікросхема є вашим джерелом шуму, мінімізуючи всю індуктивність між штампом і ковпачком, забезпечить найкращі результати за умови, що вітри для цоколя також близькі та симетричні, як у випадку F.

EDIT: Мені прийшло в голову, що я повинен узагальнити всю цю інформацію. З обговорення видно, що існує багато аспектів високочастотної роботи, які потребують ретельного розгляду:

• тип обраного конденсатора (розмір упаковки, матеріал та вартість)
• ємність і антирезонанс самої площини Power-Ground
• конденсатори, що монтують індуктивність (є спеціальні пакети з високою частотою SMD, такі як ICD / X2Y)
• цифрові конструкції потребують дивовижної кількості високочастотних гармонік
• Тип упаковки IC
• нарешті, макет

$L_2=L_4=0$$L_1=L_3=minimum$

$L_2=L_4\ne0$$L_1=L_3=small$

Крім того, ця модель показує, чому компонування має бути максимально симетричним, щоб зробити обхідний ковпак найбільш ефективним для зменшення як відскоку землі, так і шипів живлення, зберігаючи як наземні, так і наземні шляхи.

Ваша мета при розміщенні конденсатора - зменшити імперізатор змінного струму подаючих рейок. Ви хочете зробити все це:

• мінімізувати опір
• мінімізувати індуктивність
• максимізувати ємність

Якщо припустити, що довжини слідів досить короткі та товсті, опір буде незначним відносно індуктивності. Додати більше ємності досить просто. Мінімізація індуктивності є важкою частиною.

Обчислити індуктивність точно є складним, але є найпростіше правило: індуктивність пропорційна площі, замкненій циклом, в який протікає струм. Оскільки на високих частотах індуктивність (а не опір) силових рейок є найбільш значним опором, ваша мета - переконатися, що індуктивність через ковпачок для розв'язки є нижчою, ніж індуктивність через усе інше. В ідеалі, з великим запасом, оскільки, по суті, ви робите це фільтр, який послаблює високочастотний шум, що генерується ІМС, до рейок живлення.

^{імітувати цю схему - Схематично створено за допомогою CircuitLab}

Якщо ви розміщуєте C1 на дні, то ви додаєте більше індуктивності на L3, вимагаючи, щоб шум-струм проходив через ВІА. Це гірше, ніж мати його на вершині, але чи достатньо це добре? Це буде залежати від вашої програми та того, скільки шуму ви можете терпіти.

Якщо у вас буде чотири віаси, як у запропонованій схемі, було б краще, щоб усі чотири підключені до силових площин. Крім того, підберіть їх якомога ближче до прокладок, щоб вам навіть не потрібні сліди для їх з'єднання. Це зведе до мінімуму загальну індуктивність. Вам не потрібно турбуватися про те, щоб змусити шумові струми "пройти" повз конденсатор. Індуктивність подаючих рейок (L2) змусить високочастотний струм зробити це, оскільки рейки настільки більші і мають стільки більше петлі. Натомість зосередьтеся на мінімізації індуктивності до вашого конденсатора (L1, L3).

Крім того, майте на увазі, що хоча збільшення L2 покращить фільтр, якщо це зробити, перемістивши віаси, що підключають конденсатор до силових площин далеко (як у вашому прикладі F), ​​ви це робите, включивши петлеву антену в ваш макет Це дасть вам гірші показники EMI та гірший відбій від землі. Якщо тут потрібно додати імпеданс, використовуйте резистор або індуктор з малим витоком. Однак дуже рідко я думаю, що це потрібно: огляньте деякі дуже швидкісні розкладки, як материнська плата ПК навколо процесора, і ви не знайдете жодного L2 або R2 за межами того, що неминуче і невід’ємне для макета. Якщо ви збираєтеся додати ще один компонент, то чому б не додати ще один конденсатор роз'єднання, який вдвічі збільшить ємність і вдвічі зменшить небажану індуктивність?

Електричні заряди протікають через багато шляхів.

Я намагаюся зобразити шлях, який проходять електрони щоразу, коли мікросхема витягує імпульс сили через пару силових штифтів - один позитивний, інший GND. Для кожного конденсатора на всій платі електрони рухаються замкнутим контуром (ланцюгом) від цього конденсатора через деякий шлях до одного силового штифта, а інший штир живлення назад до того ж конденсатора.

Загальна площа петлі цього закритого шляху пропорційна його індуктивності.

Шляхи з меншим опором автоматично перенесуть більше зарядів. Поки ви забезпечите хоча б один шлях із низьким опором, заряди автоматично використовуватимуть його користь.

Якщо цей шлях включає якийсь широкий провідник, як площина заземлення, через цю площину можливо багато шляхів. На початку імпульсу заряди автоматично скористаються будь-яким певним шляхом, що проходить через цей провідник, мінімізують площу петлі та мінімізують індуктивність - це добре.

У мене була одна друкована плата, де конденсатори для АЦП знаходились на протилежній стороні плати від АЦП. Я виміряв значно менший шум після того, як я зняв ці конденсатори і зімкнув додані конденсатори до силових штифтів АЦП з тієї ж сторони плати. Я розумію, що поліпшення повністю пов'язане з усуненням через індуктивність.

два віаси, що закриваються на штифти MCU, на наведеному вище малюнку не включатимуться в сітку шару живлення та gnd.

Здається, є 4 випадки.

1. Конденсатор сидить через ІС-штифти живлення з тієї ж сторони плати. Петля йде від конденсатора, одним штифтом живлення, другого шнура живлення, назад до конденсатора. Для більшості мікросхем це дає найменшу площу циклу, мінімізуючи індуктивність.
2. Конденсатор сидить на протилежній стороні плати, а 4 віаси між ним та мікросхемою підключені до площин живлення та GND. Петля йде від конденсатора, через 2 віаси паралельно, в одному силовому штифті, другому сильному штифті, через інших 2 віалах паралельно, назад до конденсатора.
3. Конденсатор сидить на протилежній стороні плати, а 2 віаси між ним та мікросхемою підключені до площин живлення та GND. Цикл йде від конденсатора, через один через, одним штифтом живлення, інший штир живлення, через інший через, назад до конденсатора.
4. Конденсатор сидить на протилежній стороні плати, а 2 віаси між ним та мікросхемою обережно ізолюються від площин живлення та GND. 2 інші ВІА підключають конденсатор до площин живлення та GND. Ізоляція віасів, щоб вони не підключились до енергетичних чи GND-площин, може лише збільшити загальний чистий опір, що ще більше погіршить нахил землі - я не бачу причин ніколи цього робити.

(2) і (4) віаси розташовані в точно однакових місцях, займаючи абсолютно однаковий простір.

Деякі високошвидкісні цифрові пристрої та деякі високоточні аналогові пристрої вимагають використання (1) - інші параметри взагалі не працюватимуть. Такі пристрої, як правило, конкретно згадують про це у специфікації.

Деякі пристрої працюватимуть належним чином із параметрами (2) або (3). Вони мають гірший відбій від заземлення та гірші EMI / RFI / EMC, але якщо результат все ще значно перевищує межі FCC та працює належним чином, можливо, це варто того, щоб зробити маршрутизацію простішою.

Редагувати:

Стеван Добрашевич. "Freescale Semiconductor AN2127 / D: Керівництво ЕМС для автомобільних силових систем на базі MPC500" в "Рисунок 2 Застосування двостороннього розміщення компонентів MPC55x" рекомендує випадок 2: конденсатори на протилежній стороні плати від процесора, з процесором і конденсатори, кожен з яких безпосередньо з'єднаний з позитивною площиною та площиною GND з декількома віями.

Розв'язка - одна з найменш зрозумілих тем в техніці.

"Уникання шуму в друкованій платі" містить кілька порад щодо уникнення шуму на друкованій платі. Зокрема, "розділення та компонування змішаної сигнальної плати" Генрі У. Отта показує, де саме знаходяться "шумові струми", пояснює, чому ретельна ізоляція підстав іноді робить щось трохи кращим, і як виправити фактичну проблему (та підключення всі підстави разом зробити одну суцільну площину ґрунту) найкраще. Ретельна ізоляція через (або будь-яку іншу частину площини GND) від площини GND є контрпродуктивною.

Або (а) цей шлях - це шлях мінімальної індуктивності, і не має значення, обережно ви ізолюєте це через GND чи ні - більшість із них проходять той самий шлях, є зв’язок із GND чи ні. Або (б) є якийсь інший шлях, який має меншу площу петлі, отже, меншу індуктивність, і в цьому випадку ретельно виділяючи це через GND, ця індуктивність буде гіршою (більшою) і погіршить EMC / EMI / RFI.

Розміщуючи конденсатор роз'єднання, кілька речей:

1. Він повинен бути фізично якомога ближче до силового штифта ІС.
2. Сліди, що з'єднують декап для вібрації PWR та GND, повинні бути товстими та максимально короткими.
3. Далі йде питання, чи слід розміщувати в ТОПі чи БОТОМ? відповідь декап повинен бути розміщений близько до силової площини, щоб він міг легко натиснути, енергія може доставити до ІС. Приклад: якщо рівень 2 з ТОП є площиною потужності, розмістіть ІС на шарі ТОП, якщо рівень 3 - силова площина від ТОП, розмістіть ІМ в нижньому шарі. Ця точка справедлива лише для асиметричного складання друкованої плати, оскільки область петлі залишається такою ж для симетричних наборів.
4. Оскільки ковпачки також виконують роль резервуара для зберігання заряду, менші коефіцієнти ESR (ефективний опір серії), такі як конденсатори, як Тантал SMD, дають кращі показники, ніж через дірочні.