Як додати до сигналу контрольовану кількість тремтіння


12

Фон

Я розробляю схему відновлення цифрових годин та даних, і зараз переходжу до фази оцінювання, зосереджуючись на тестуванні меж конструкції та пошуку потенційних сильних і слабких сторін. Важливою метрикою цієї конкретної конструкції є толерантність до тремтіння в асинхронному вхідному сигналі. Щоб оцінити цей показник, я маю на увазі тестову установку, як показано нижче.

схематичний

імітувати цю схему - Схематично створено за допомогою CircuitLab

Проблема

Щоб результати тестування були значимими, бажано, щоб тремтіння мало такі характеристики:

  • Випадковий або псевдо випадковий
  • Гауссова розподіл
  • Стандартне відхилення шуму налаштовано параметризовано і може бути змітаним (JITTER CONTROL вище)

Це не здається простою справою. Чи є порівняно простий спосіб ввести контрольну кількість джиттера в тестову установку?


Що у мене поки що

Я задумався над цим і подумав, і у мене є два потенційні способи втілити це в апаратне забезпечення.

  1. Якщо тактова частота передачі випробувальної схеми значно перевищує значення DUT, то вихід може бути спрощеним. Потім додаткові зразки можуть бути додані або вилучені з виводу для введення дискретної кількості тремтіння. Цей тремтіння не буде ідеально гауссовим через шум квантування. Але якщо швидкість перебігу даних тестових ланцюгів даних передачі досить висока, це занепокоєння може бути зменшено.
  2. Тестова установка Kubicek et al. (нижче) використовується оптична передача зі змінним аттенюатором для досягнення бажаного ефекту. Для мене зовсім не очевидно, чому це дозволить досягти вищезазначеного, але аналізатор спектру повинен мати можливість визначити, чи працює він за призначенням.

введіть тут опис зображення

Я розумію, що моє запитання містить багато деталей щодо дизайну та тестових налаштувань. Це навмисно, оскільки я хочу зберегти це якомога концептуальніше та загальніше. Я хочу, щоб це не ставало специфічним для дизайну повідомленням на користь створення посади постійного довідкового значення.

Відповіді:


3

Одним із очевидних відповідей є використання цифрового генератора сигналів для додавання контрольованої кількості шуму до керуючого входу VCO.

Майте на увазі, що цей сигнал шуму буде представляти миттєву помилку частоти, а не помилку фази, яку ви зазвичай асоціюєте з тремтінням, тому інтегруйте / диференціюйте відповідним чином.

Ви показуєте окремий ланцюг, що додає тремтіння до чистого сигналу, що надходить від тестового генератора. VCO може бути частиною PLL в цьому окремому контурі. ПЛЛ буде зберігати середню вихідну частоту такою ж, як і вхідну частоту, але матиме мінімальний вплив на додану тремтіння, доки її цикл зворотного зв'язку має мінімальний коефіцієнт посилення на частоті тремтіння.

Якщо ви маєте намір генерувати більше частки одиничного інтервалу тремтіння пік-пік, вам знадобиться певний еластичний запас (FIFO) для зберігання даних тесту. Можливо, буде простіше просто скористатися струмчастим годинником для генерування даних.


Бачу, бачу. Я думаю, що використання NCO + ЦАП замість VCO може бути простішим для мене. NCO + ЦАП може керувати тактовою частотою передавача тестової ланцюга, як ви вже говорили. Сама тестова схема генерувала б псевдовипадкові значення тремтіння, які потім використовувались для обчислення вводу NCO. Ваша пропозиція здається набагато більш розумною, ніж хитрий фотоатенюатор Кубічека.
travisbartley

3

Тестова установка Kubicek et al. використовує оптичну передачу зі змінним аттенюатором для досягнення бажаного ефекту. Для мене зовсім не очевидно, чому це дозволило б досягти сказаного

Ваше мається на увазі запитання: "що відбувається на фіг.5 для створення контрольованого випадкового тремтіння?".

Спочатку зрозумійте, що кожен оптичний приймач вводить шум у прийнятий сигнал. Цей шум досить точно моделюється як гауссовий шум випадкового струму. Етап трансмідантного підсилювача приймача (ТІА) природно перетворює поточний шум у шум напруги. Вихід фотодіода / TIA - це аналоговий сигнал, пропорційний оптичному вхідному сигналу, плюс доданий шум, про який ми говорили.

На кресленні прихований підсилювач обмеження для отримання цифрових логічних рівнів з виходу TIA. Я думаю, що це відбувається в буфері вентилятора у схемі, що малюється. Якщо застосувати обмежувальний підсилювач до галасливого входу, шум буде перетворений на тремтіння, оскільки існує різниця у тому, у який час зростаючі та спадаючі межі перетинають поріг рішення. Ця варіація синхронізації буває хиткою, і вона пропорційна звуку на вході та обернено пропорційна нахилу ребер (дВ / дт).

У міру збільшення оптичного ослаблення ви зменшуєте dV / dt, але не зменшуєте шуму, тому збільшуєте тремтіння.

Про рішення VCO

Передача джерела часу (як це запропоновано у відповіді Дейва), швидше за все, не видаватиме гауссовий випадковий шум, як ви просили у своєму запитанні. Звичайно, не випадковий шум, який не пов'язаний від краю до краю (випадковий тремтіння або "RJ"), який, здається, те, що ви шукаєте, і що ви отримаєте від ланцюга Кубічека.

Це є метод добре , щоб отримати частоти стрілоподібності синусоидального джиттера (SJ) , який є ще однією специфікації вам потрібно турбуватися про те, коли характеризації CDR. Насправді в моєму досвіді набагато частіше спостерігати CDR за їх толерантністю до одночастотної синусоїдальної тремтіння, ніж їх терпимості до некорельованого гауссового випадкового тремтіння.


Дякую за пояснення, вони корисні. Що саме є синусоїдальним тремтінням однієї частоти і чому воно частіше, ніж гауссова випадкова тремтіння? Чи не гауссовий випадковий тремтіння точно моделює тремтіння в реальних системах?
travisbartley

2

Одне, що ви можете зробити - це реалізувати версію ланцюга затримки, яка використовується в DLL. Зазвичай це ланцюг інверторів з голодуючим струмом. Потрібно виробити подачу струму з рейок у пристрій та струм подачі з пристрою (для симетрії підйому / падіння) та інвертор реконструкції (без поточного голодування) на виході.

Це також би імітувало найпоширеніший джерело Джиттера в джерелах (частковий колапс рейки та модулювання модулюється на виході через G_m транзисторів.

схематичний

імітувати цю схему - Схематично створено за допомогою CircuitLab

Джерелами струму з контролем напруги можуть бути просто транзистори PMOS та NMOS, але на платі у вас є інші варіанти. Ви можете змінити кількість ступенів, щоб підвищити контроль напруги затримки.

Щоб суперечити собі, ви також можете просто керувати верхньою подачею до тих пір, поки утримуєте кількість ступенів затримки до парного числа (будучи інверторами, вони по черзі затримуватимуть зростаючий, а потім спадаючий край). Тоді вам потрібно буде мати два вихідних інвертора на виході.

схематичний

моделювати цю схему

Однак є ще простіший спосіб, якщо ви просто хочете вводити шум по краях.

схематичний

моделювати цю схему


Мені це подобається через простоту. Все, що потрібно, - це довгий ланцюг інверторів, змінний блок живлення та вентиляційний буфер / інвертор з фіксованою подачею. Чи є якась перевага використання VCCS замість цього? Мені відомо про тремтіння кільцевих осциляторів, і я можу вважати це просто простою кільцевою осцилятором. Умови, що спричиняють тремтіння в кільцевому осциляторі, такі самі, що викликають тремтіння тут.
travisbartley

Я просто намалював це як Vccs, тому що це те, що є в наявності. У реальній DLL це просто PMOS вгорі і NMOS внизу з відповідним генератором зміщення. Але якщо ви запитання нагадали мені про можливість, додамо до відповіді.
заповнювач місця
Використовуючи наш веб-сайт, ви визнаєте, що прочитали та зрозуміли наші Політику щодо файлів cookie та Політику конфіденційності.
Licensed under cc by-sa 3.0 with attribution required.