Наприклад, якщо є багато операцій з плаваючою точкою, вона може "перетягнути" область деяких своїх цілих одиниць для обробки інструкцій з плаваючою комою, і навпаки. Або якщо не занадто багато розрахунків, але є багато необхідних введення-виводу, це може краще паралелізувати його введення-виведення.
Як я знаю, FPGA завантажують свій код HDL під час завантаження, але мені це здається не зовсім можливим, щоб зробити можливість частково перезавантажувати різні частини більшого HDL.
Чи існує такий FPGA вже?