Багаторядкові команди bash у makefile

У мене дуже зручний спосіб скласти свій проект через кілька рядків команд bash. Але тепер мені потрібно скомпілювати його через makefile. Враховуючи, що кожна команда виконується у власній оболонці, моє питання - який найкращий спосіб запустити багаторядкові команди bash, залежні один від одного, у makefile? Наприклад, наприклад:

for i in `find`
do
    all="$all $i"
done
gcc $all

Також хтось може пояснити, чому навіть однорядкова команда bash -c 'a=3; echo $a > file'працює коректно в терміналі, але створює порожній файл у випадку makefile?

Ви можете використовувати зворотну косу рису для продовження рядка. Однак зауважте, що оболонка отримує всю команду, об'єднану в один рядок, тому вам також потрібно припинити деякі рядки крапкою з комою:

foo:
    for i in `find`;     \
    do                   \
        all="$$all $$i"; \
    done;                \
    gcc $$all

Але якщо ви просто хочете взяти весь список, повернутий findвикликом, і передати його gcc, вам фактично не потрібна багаторядкова команда:

foo:
    gcc `find`

Або, скориставшись більш звичайним $(command)підходом до оболонки (зауважте, що $втеча):

foo:
    gcc $$(find)

Як зазначено в питанні, кожна підкоманда виконується у власній оболонці . Це робить сценарії нетривіальних оболонок трохи безладними - але це можливо! Рішення полягає в тому, щоб закріпити свій сценарій у тому, що make буде враховувати одну підкоманду (єдиний рядок).

Поради щодо написання скриптів оболонки в makefiles:

1. Уникніть використання сценарію, $замінивши на$$
2. Перетворіть скрипт, щоб він працював як один рядок, вставляючи ;між командами
3. Якщо ви хочете написати скрипт у декількох рядках, увійдіть із кінця рядка \
4. Необов’язково починати з того, set -eщоб відповідати положенням make, щоб перервати невдачу підкоманд
5. Це абсолютно необов’язково, але ви можете скобнути сценарій з ()або{} підкреслити згуртованість послідовності декількох рядків - що це не типова послідовність команд makefile

Ось приклад, натхненний ОП:

mytarget:
    { \
    set -e ;\
    msg="header:" ;\
    for i in $$(seq 1 3) ; do msg="$$msg pre_$${i}_post" ; done ;\
    msg="$$msg :footer" ;\
    echo msg=$$msg ;\
    }

Що поганого в тому, щоб просто викликати команди?

foo:
       echo line1
       echo line2
       ....

І для вашого другого питання вам потрібно уникнути $, використовуючи $$натомість, тобтоbash -c '... echo $$a ...' .

РЕДАКТУВАННЯ: Ваш приклад може бути переписаний на сценарій з одним рядком:

gcc $(for i in `find`; do echo $i; done)

Звичайно, правильний спосіб написання Makefile - це фактично документувати, які цілі залежать від джерел. У тривіальному випадку запропоноване рішення зробить fooзалежним від себе, але, звичайно, makeдосить розумним, щоб скинути кругову залежність. Але якщо ви додасте тимчасовий файл у свій каталог, він "магічно" стане частиною ланцюга залежностей. Краще створити чіткий список залежностей раз і назавжди, можливо, за допомогою сценарію.

GNU Make знає , як працювати , gccщоб отримати виконуваний з набору з .cі .hфайлів, так що, може бути , все , що вам дійсно потрібно , щоб кількість

foo: $(wildcard *.h) $(wildcard *.c)

Директива ONESHELL дозволяє записувати кілька рецептів рядків, які будуть виконані в одному виклику оболонки.

SOURCE_FILES = $(shell find . -name '*.c')

.ONESHELL:
foo: ${SOURCE_FILES}
    for F in $^; do
        gcc -c $$F
    done

Однак є недолік: спеціальні символи префікса ("@", "-" та "+") трактуються по-різному.

https://www.gnu.org/software/make/manual/html_node/One-Shell.html