Чому системи x86-64 мають лише 48-бітний віртуальний адресний простір?

У книзі я прочитав таке:

32-розрядні процесори мають 2 ^ 32 можливі адреси, тоді як поточні 64-розрядні процесори мають 48-розрядний адресний простір

Я сподівався, що якщо це 64-розрядний процесор, адресний простір також повинен бути 2 ^ 64.

Тож мені було цікаво, в чому причина цього обмеження?

Бо це все, що потрібно. 48 біт дають вам адресний простір 256 терабайт. Це багато. Незабаром ви не побачите системи, яка потребує більше, ніж це.

Тож виробники процесорів скористались ярликом. Вони використовують набір команд, що дозволяє отримати повний 64-бітний адресний простір, але поточні процесори просто використовують лише нижчі 48 бітів. Альтернативою було витратити транзистори на обробку більшого адресного простору, який не потрібен був довгі роки.

Отож, коли ми наближаємось до 48-бітової межі, це просто питання випуску процесорів, які обробляють повний адресний простір, але це не вимагатиме змін у наборі інструкцій і не порушить сумісності.

Будь-яка відповідь, що стосується розміру шини та фізичної пам’яті, є дещо помилковою, оскільки питання OP стосувалося віртуального адресного простору, а не фізичного адресного простору . Наприклад, нібито аналогічним обмеженням для деяких 386 було обмеження фізичної пам'яті, яку вони могли використовувати, а не віртуального адресного простору, який завжди складав 32 бити. В принципі, ви можете використовувати цілі 64 біти віртуального адресного простору, навіть маючи лише кілька МБ фізичної пам'яті; звичайно, ви можете зробити це, помінявшись місцями, або для спеціалізованих завдань, де ви хочете зіставити одну і ту ж сторінку з більшістю адрес (наприклад, певні операції з розрідженими даними).

Я думаю, що справжня відповідь полягає в тому, що AMD просто коштувала дешево і сподівалася, що зараз ніхто не потурбується, але я не маю посилань на цитування.

Прочитайте розділ обмежень статті Вікіпедії :

ПК не може містити 4 петабайти пам'яті (через розмір поточних мікросхем пам'яті, якщо нічого іншого), але AMD передбачала великі сервери, кластери спільної пам'яті та інші види використання фізичного адресного простору, які можуть наблизитися до цього в осяжному майбутньому, і 52 бітова фізична адреса забезпечує широкий простір для розширення, не несучи витрат на реалізацію 64-розрядних фізичних адрес

Тобто на даний момент немає сенсу реалізовувати повну 64-бітову адресацію, оскільки ми не можемо створити систему, яка могла б повністю використовувати такий адресний простір - тому ми вибираємо щось практичне для сьогоднішніх (і завтрашніх) систем.

Внутрішній власний регістр / ширина операції не потрібно відображати у зовнішній ширині шини адреси.

Скажімо, у вас 64-розрядний процесор, якому потрібно лише 1 мегабайт оперативної пам'яті. Все, що потрібно, - 20-бітна шина адреси. Навіщо турбуватися про вартість та апаратну складність усіх зайвих штифтів, якими ви не будете користуватися?

Motorola 68000 була такою; 32-бітний внутрішньо, але з 23-бітовою адресною шиною (і 16-бітовою шиною даних). Процесор міг отримати доступ до 16 мегабайт оперативної пам'яті, а для завантаження власного типу даних (32 біта) знадобилося два звернення до пам'яті (кожна з 16 біт даних).

Існує більш серйозна причина, ніж просто збереження транзисторів у шляху адреси процесора: якщо ви збільшуєте розмір адресного простору, вам потрібно збільшити розмір сторінки, збільшити розмір таблиць сторінок або мати більш глибоку структуру таблиці сторінок (що більше рівнів таблиць перекладу). Усі ці речі збільшують вартість пропуску TLB, що шкодить продуктивності.

З моєї точки зору, це результат розміру сторінки. Кожна сторінка містить максимум 4096/8 = 512 записів таблиці сторінок. І 2 ^ 9 = 512. Отже 9 * 4 + 12 = 48.

Щоб відповісти на вихідне запитання: Не потрібно було додавати більше 48 біт PA.

Серверам потрібен максимальний обсяг пам’яті, тому спробуємо копати глибше.

1) Найбільшою (загальновживаною) конфігурацією сервера є система 8 Socket. Система 8S - це не що інше, як 8-серверний процесор, з'єднаний високошвидкісним когерентним з'єднанням (або просто високошвидкісною "шиною"), щоб утворити єдиний вузол. Є більші кластери, але їх небагато, ми говоримо про загальновживані конфігурації. Зверніть увагу, що в реальному звичаї система 2 Socket є одним із найбільш часто використовуваних серверів, а 8S, як правило, вважається дуже висококласним.

2) Основними типами пам’яті, що використовується серверами, є байтова адресаційна звичайна пам’ять DRAM (наприклад, пам’ять DDR3 / DDR4), відображена пам’ять IO - MMIO (така як пам’ять, що використовується додатковою картою), а також конфігураційний простір, який використовується для налаштування пристроїв, які присутні в системі. Перший тип пам'яті - це та, яка, як правило, найбільша (і, отже, потребує найбільшої кількості бітів адреси). Деякі висококласні сервери також використовують велику кількість MMIO, залежно від фактичної конфігурації системи.

3) Припустимо, кожен центральний процесор може містити 16 модулів DDR4 DIMM в кожному слоті. Максимальний розмір DDR4 DIMM 256 ГБ. (Залежно від версії сервера, ця кількість можливих модулів DIMM на сокет фактично менше 16 модулів DIMM, але продовжуйте читати заради прикладу).

Отже, кожен сокет теоретично може мати 16 * 256 ГБ = 4096 ГБ = 4 ТБ. Для нашої прикладної системи 8S розмір DRAM може становити максимум 4 * 8 = 32 ТБ. Це означає, що максимальна кількість бітів, необхідна для вирішення цього простору DRAM, становить 45 (= log2 32TB / log2 2).

Ми не будемо вдаватися в подробиці інших типів пам'яті (MMIO, MMCFG тощо), але справа тут у тому, що найбільш "вимогливий" тип пам'яті для 8-сокетної системи з найбільшими типами модулів DDR4 DIMM, доступних сьогодні (256 ГБ) DIMM-модулі) використовують лише 45 біт.

Для ОС, яка підтримує 48 біт (наприклад, WS16), залишається (48-45 =) 3 біти. Це означає, що якщо ми використовували нижчі 45 біт виключно для 32 ТБ DRAM, ми все ще маємо 2 ^ 3 рази адресируемой пам'яті, яку можна використовувати для MMIO / MMCFG загалом 256 ТБ адресного простору.

Отже, підсумовуючи: 1) 48 біт фізичної адреси - це безліч бітів для підтримки найбільших систем сучасності, які "повністю завантажені" великою кількістю DDR4, а також великою кількістю інших пристроїв вводу-виводу, які вимагають місця MMIO. 256 ТБ, якщо бути точним.

Зверніть увагу, що цей адресний простір на 256 ТБ (= 48 біт фізичної адреси) НЕ включає жодних дискових накопичувачів, таких як диски SATA, оскільки вони НЕ є частиною адресної карти, вони містять лише пам'ять, яка може бути адресована байтом і піддається ОС.

2) Апаратне забезпечення центрального процесора може вибрати 46, 48 або> 48 бітів, залежно від генерації сервера. Але ще одним важливим фактором є те, скільки розрядів розпізнає ОС. Сьогодні WS16 підтримує 48-бітові фізичні адреси (= 256 ТБ).

Що це означає для користувача, навіть якщо у нього є великий, надсучасний серверний процесор, який може підтримувати> 48 біт адресації, якщо ви запускаєте ОС, яка підтримує лише 48 біт PA, тоді ви можете скористатися лише 256 ТБ .

3) Загалом, є два основних фактори, які дозволяють скористатися більшою кількістю адресних бітів (= більший об’єм пам’яті).

а) Скільки біт підтримує ваш процесор HW? (Це можна визначити за інструкцією CPUID в процесорах Intel).

б) Яку версію ОС ви використовуєте та скільки біт PA вона розпізнає / підтримує.

Мінімальне значення (a, b) в кінцевому рахунку визначатиме кількість адресного простору, яким може скористатися ваша система.

Я написав цю відповідь, не детально розглядаючи інші відповіді. Крім того, я не докладно вникав у нюанси MMIO, MMCFG та всю конструкцію адресної карти. Але я сподіваюся, це допоможе.

Дякую, Anand K Enamandram, архітектор серверної платформи Intel Corporation

У багатьох людей є така помилкова думка. Але я обіцяю вам, якщо ви уважно прочитаєте це, після прочитання цього всі ваші помилки будуть зрозумілими.

Якщо сказати, що 32-розрядний або 64-розрядний процесор не означає, що він повинен мати 32-розрядну адресну шину або 64-розрядну адресну шину відповідно! ... Я повторюю це НЕ !!

32-розрядний процесор означає, що він має 32-розрядний ALU (арифметичний та логічний блок) ... це означає, що він може працювати з 32-розрядним двійковим операндом (або просто вимовляючи двійкове число, що має 32 розряди), і подібним чином 64-розрядний процесор може працювати з 64-розрядним двійковим процесором операнд. Отже, погодні 32-розрядний або 64-розрядний процесор НЕ означає, що можна встановити максимальний обсяг пам'яті. Вони просто показують, наскільки великий операнд може бути ... (для аналогії ви можете подумати, що 10-значний калькулятор може обчислювати результати до 10 цифр ... він не може дати нам 11 цифр або будь-які інші більші результати ... хоча це в десяткових кодах, але я кажу цю аналогію для простоти) ... але те, що ви говорите, - це адресний простір, який є максимальним безпосередньо інтерфейсним обсягом пам'яті (ОЗУ). ОЗУ s Максимально можливий розмір визначається розміром шини адреси, і це не розмір шини даних або навіть ALU, на якій визначається розмір процесора (32/64 біт). Так, якщо процесор має 32-бітну "Адресну шину", тоді він може адресувати 2 ^ 32 байта = 4 ГБ оперативної пам'яті (або для 64-бітової версії це буде 2 ^ 64) ... але якщо сказати, що 32-бітний або 64-бітний процесор має нічого не має значення для цього адресного простору (адресний простір = наскільки він може отримати доступ до пам'яті або максимальний розмір оперативної пам'яті), і це залежить лише від розміру його ALU. Звичайно, шина даних та адресна шина можуть бути однакового розміру, і тоді може здатися, що 32-бітний процесор означає, що він матиме доступ до 2 ^ 32 байт або 4 ГБ пам'яті ... але це лише збіг обставин, і він не буде однаковим для усіх.... наприклад, intel 8086 - це 16-розрядний процесор (оскільки він має 16-розрядний ALU), тому, як ви говорите, він повинен був отримати доступ до 2 ^ 16 байт = 64 КБ пам'яті, але це неправда. Він може отримати доступ до 1 Мб пам’яті за наявність 20-бітної адресної шини .... Якщо у вас є якісь сумніви, ви можете загуглити в Google :)

Думаю, я чітко висловив свою думку. Тепер, переходячи до вашого запитання ... оскільки 64-бітний процесор не означає, що він повинен мати 64-бітну адресну шину, тому немає нічого поганого в тому, що в 64-бітному процесорі є 48-бітна шина адрес. ... вони зменшили адресний простір меншим, щоб зробити проектування та виготовлення дешевими .... оскільки ніхто не збирається використовувати таку велику пам’ять (2 ^ 64 байта) ... де 2 ^ 48 байт сьогодні більш ніж достатньо.

Це неправда, що використовуються лише 48-бітові 64-бітні VA низького рівня, принаймні з Intel 64. Верхні 16 бітів використовуються, свого роду, такого роду.

Розділ 3.3.7.1 Канонічна адресація в Посібнику розробника програмного забезпечення для архітектур Intel® 64 та IA-32 говорить:

канонічна адреса повинна мати біти від 63 до 48, встановлені на нулі або одиниці (залежно від того, біт 47 дорівнює нулю чи одиниці)

Отже, біти від 47 до 63 утворюють супербіт, або всі 1, або всі 0. Якщо адреса не в канонічній формі, реалізація повинна вийти з ладу.

На AArch64 це інакше. Згідно з оглядом набору інструкцій ARMv8 , це 49-розрядна VA.

Система перекладу пам'яті AArch64 підтримує 49-бітну віртуальну адресу (48 біт на таблицю перекладу). Віртуальні адреси розширюються знаком з 49 біт і зберігаються в 64-бітному покажчику. За бажанням, під контролем системного реєстру, найбільш значущі 8 бітів 64-розрядного вказівника можуть містити "тег", який буде проігнорований при використанні як адреси завантаження / зберігання або цілі непрямої гілки

Процесор вважається "N-бітами" головним чином за розміром його шини даних та за великою частиною його сутностей (внутрішня архітектура) : регістри, акумулятори, арифметико-логічний блок (ALU), набір інструкцій тощо. Наприклад: Старий добрий процесор Motorola 6800 (або Intel 8050) - це 8-бітний процесор. Він має 8-бітову шину даних, 8-бітову внутрішню архітектуру та 16-бітову адресну шину.

• Хоча N-бітовий процесор може мати і інші, крім N-розмірних об'єктів. Наприклад, впровадження в 6809 над 6800 (обидва вони - 8-бітний процесор з 8-бітовою шиною даних). Серед значних удосконалень, представлених в 6809, було використання двох 8-розрядних акумуляторів (A і B, які можна було об'єднати в єдиний 16-розрядний регістр, D), двох 16-розрядних індексних регістрів (X, Y) та двох 16-розрядні покажчики стека.