Швидкість доступу до оперативної пам’яті, затримка та пропускна здатність

Я трохи розгублений щодо швидкості оперативної пам’яті, затримки та швидкості передачі.

З того, що я можу розібратися до цих пір, оперативна пам'ять оцінюється за тактовою частотою та затримкою. Існує кілька різних вимірювань затримки (рядок з 4 чисел, наприклад, 5-5-5-18), проте єдине дійсно важливе число - це останнє, яке вимірює загальну затримку між доступом до даних між двома "випадковими" області пам’яті (виправте мене, якщо я помиляюся).

Моє запитання таке:

як би ви обчислили фактичну затримку ОЗУ (тобто в наносекундах). Це tRAS, поділений на тактову частоту оперативної пам’яті, чи це tRAS, поділений на швидкість процесора (що для мене не звучить правильно, процесор не повинен впливати на доступ до оперативної пам’яті таким чином) чи це щось зовсім інше?

Крім того, як двобійний і потрійний канал впливає на затримку оперативної пам’яті (з того, що я можу зібрати, він не робить, це просто впливає на пропускну здатність) і як саме це працює? Це в основному щось на зразок зачистки з RAID для жорстких дисків?

Нарешті, чи є різниця між швидкістю доступу для читання та письма? Чи потрібно тривати письмово більше часу, і якщо так, то як це відображається в термінах затримки, або навіть якщо воно є.

Дякую

-Підмітись

рядок з 4 чисел, наприклад, 5-5-5-18

Час пам’яті визначається через ряд чисел:

2-3-2-6-T1
3-4-4-8
2-2-2-5

Ці цифри вказують кількість циклів тактових годин, необхідних пам'яті для виконання певної операції. Чим менше число, тим швидше пам’ять.

CL-tRCD-tRP-tRAS-CMD

• CL: Затримка CAS . Час, який проходить між командою, що надсилається в пам'ять, і коли вона починає відповідати на неї. Це час, який проходить між процесором, запитуючи деякі дані з пам'яті, і повертаючи їх.
• tRCD: RAS до затримки CAS . Час, який проходить між активацією рядка (RAS) і стовпцем (CAS), де дані зберігаються в матриці.
• tRP: доплата за RAS . Час, який проходить між відключенням доступу до рядка даних та початком доступу до іншого рядка даних.
• tRAS Active для затримки зарядки **. Скільки часу пам’яті доводиться чекати, поки не може розпочатися наступний доступ до пам'яті.
• CMD: Частота команд . Час, який проходить між активованим чіпом пам'яті та коли може бути відправлена ​​перша команда. Іноді це значення не надається. Зазвичай це T1 (1 тактовий цикл) або T2 (2 тактових цикла).

Затримка CAS - це, мабуть, найважливіше число. Пам'ять із CL = 3 затримає три цикли тактових годин для доставки даних; пам'ять з CL = 5 затримає п'ять тактових циклів для виконання тієї ж операції.

Період кожного тактового циклу можна обчислити:

Т = 1 / ф

Скажімо, у вас була пам'ять DDR2-533, яка працює на 533 МГц (фактична тактова частота 266 МГц), це означає, що тактовий період становить 3,75 нс. Якщо ця пам'ять DDR2-533 має CL = 5, вона затримуватиме 18,75 нс перед передачею даних, якщо вона мала CL = 3, вона затримує 11,25 нс.

Майте на увазі, що пам’ять також реалізує режими пакетних даних, тому якщо наступна запитувана адреса даних є послідовною від першої, затримки з отриманням даних "наступного" не виникають.

Це в основному щось на зразок зачистки з RAID для жорстких дисків?

Я так вважаю, так. Подвійний і потрійний канал (пам'ять повинна бути встановлена ​​парами або трійками) приблизно пропускну здатність.