Я намагаюся розробити контролер GDDR5 і трохи заплутався щодо документа JEDEC - різні варіанти конфігурації пам'яті, здається, є короткими трьома адресними бітами для досягнення заданої потужності ...?
Наприклад, пам'ять 512M, режим 32x, з 8 банками (всі більші конфігурації використовують 16): Біти адреси рядка A0-A11 (12) Біти адреси стовпців A0-A5 (6) Біти адреси банку: BA0-BA2 (3) (Див. Специфікацію JDEC JSED212B.01 pg 12 Таблиця 7 і Таблиця 8)
Але це тільки адреси 2 ^ 12 * 2 ^ 6 * 2 ^ 3 = 2Mi адресовані місцях кожен з x32bits = 64Mbs ....
Ви можете зробити те ж саме з будь-якою іншою конфігурацією, зазначеною в списку, але не отримати вказану ємність. Це не пов'язано з групами банків або тим, що GDDR5 мультиплексує його адресні рядки, але явно є щось нестандартне (відмінне від DDR3), яке я відсутній?
Будь-хто з ідеями прохання повідомити?