Як процесор може виконати більше IPS, ніж його частота? [дублікат]

Це було щось, про що я, здається, не можу обернути голову. Практично кожен сучасний процесор здатний виконувати більше інструкцій за секунду, ніж його частота.

Я можу зрозуміти, чому процесори нижчого класу можуть виконувати менше IPS, ніж його частота. Наприклад, ATmega328 виконує близько 16 MIPS при 16 МГц (або, принаймні, так мені сказали), а Z80 виконує 0,5 MIPS на 4 МГц. Але тоді Pentium 4 Extreme може виконати більше 9 GIPS при лише 3,2 ГГц. Це приблизно три інструкції на тактовий цикл!

Як це робиться, і чому це не реалізовано в менших процесорах, таких як AVR мікроконтролери?

Я знайшов всю свою інформацію, крім ATmega328, звідси .

Це пояснюється поєднанням особливостей сучасних процесорів.

Перше, що сприяє високому IPS, - це те, що сучасні процесори мають кілька блоків виконання, які можуть працювати незалежно. На зображенні нижче (запозичене з Вікіпедії: Intel Core Microarchitecture ) ви бачите, що внизу є вісім одиниць виконання (показані жовтим кольором), які можуть виконувати всі інструкції одночасно. Не всі ці підрозділи можуть захистити однакові типи інструкцій, але принаймні 5 з них можуть виконати операцію ALU, і є три блоки, здатні до SSE.

Поєднайте це з довгим конвеєром інструкцій, який може ефективно складати інструкції, готові до виконання цими підрозділами виконання інструкцій ( поза необхідності, якщо це необхідно) означає, що сучасний процесор може мати велику кількість інструкцій на льоту в будь-який момент часу.

Кожна інструкція може зайняти кілька тактових циклів для виконання, але якщо ви зможете ефективно паралельно виконувати їх виконання, то ви можете надати собі масовий приріст IPS за рахунок складності процесора та теплового виходу.

Для утримання цих великих трубопроводів, наповнених інструкціями, також потрібен великий кеш, який можна попередньо заповнити інструкціями та даними. Це сприяє розміру штампу, а також кількості тепла, який виробляє процесор.

Причина цього не робиться на менших процесорах, тому що це суттєво збільшує кількість логіки управління, необхідної навколо ядер обробки, а також кількість необхідного простору, а також вироблене тепло. Якщо ви хочете невеликого процесора з низькою потужністю і чуйною реакцією, то вам потрібно короткий конвеєр без зайвих "зайвих" речей, що оточують фактичні функціональні ядра. Тому зазвичай вони мінімізують кеш, обмежують його лише одним типом блоку, необхідним для обробки інструкцій, і зменшують складність кожної частини.

Вони могли б зробити невеликий процесор таким же складним, як і більший процесор, і досягти подібної продуктивності, але тоді вимоги до потужності та охолодження будуть експоненціально збільшені.

Це не важко уявити. Один цикл - це все, що потрібно для перемикання багатьох тисяч транзисторів. Поки інструкції викладені паралельно, одного циклу може бути достатньо для їх виконання.

Краще, ніж намагатися пояснити це сам, ось добрий вихідний пункт .

Щоб отримати трохи принциповіше, ніж відповідь Мокубая:

Надскалярні процесори аналізують потік інструкцій на предмет даних (та інших) залежностей між інструкціями. Інструкції, які не залежать один від одного, можуть працювати паралельно.

Типові процесори x86 для настільних комп'ютерів отримують 16 або 32B інструкцій протягом кожного тактового циклу. Intel розробляє, оскільки Core2 може видавати до 4 інструкцій за цикл. (Або 5, якщо є порівняння та відділення, яке може макросплавитись).

Дивіться приємну відповідь Mobukai за посиланнями та деталями про те, як процесори на практиці вирішують завдання витягти стільки паралелізму на рівні інструкцій, скільки вони роблять з коду, який вони виконують.

Також див. Http://www.realworldtech.com/sandy-bridge/ та подібні статті для інших архітектур процесора для поглибленого пояснення того, що знаходиться під кришкою.

Попередні відповіді показують, як отримують більше інструкцій, виконаних визначенням процесора "інструкція", і уявляють, що насправді є наміром запитувача.

Але іншим його джерелом може бути те, що кожна "інструкція" - це фактично певний обсяг даних, що трактується як введення інструкції процесором. Якщо підрахунок його джерела підраховує лише те, що процесор вважає інструкціями, далі нічого не додається. Але якщо його джерело підраховує все, що людина називав би "інструкцією", тоді: Додайте, що не кожна інструкція є такою ж фізичною, як і кожна інша інструкція (одна може бути 12 байт, інша може бути 56 байт тощо). Отже, якщо він завантажує 64 байти матеріалу на кожен цикл як "інструкцію" (або стільки повних інструкцій, скільки можливо, перш ніж натиснути на 64 байти), і одна має шість інструкцій у цьому 64 байті, то шість інструкцій (як ви, і я можу вважати їх ) буде завершено в цьому циклі.

Оскільки багато дуже основних вказівок (наше "розумне" визначення) - це залишки з ранніх днів з 8-байтною довжиною інструкцій, і дуже основні інструкції, за визначенням, можливо, використовуються непропорційно, просто це пройде довгий шлях до того, щоб більше "інструкцій" виконувались ніж здавалося б, частота дозволяє.