Є кілька питань, в яких згадується різниця між стандартними процесами CMOS та виробництвом DRAM:
Чому мікроконтролери мають так мало оперативної пам’яті?
Як вони інтегрують логіку в процес DRAM під час виготовлення SDRAM?
Які різниці саме такі, чи це цілком комерційна таємниця? Мені хотілося б детальної відповіді для когось із загальним розумінням літографічного процесу на високому рівні.
Відповіді:
Ось (трохи датований) документ, в якому обговорюються відмінності: http://www.ece.neu.edu/facturing/ybk/publication/ASSESSING_MERDRAM_ELSEVIER.pdf
В основному, це зводиться до кількох важливих відмінностей.
Струм витоку Транзистори пропускання для комірок DRAM повинні мати надзвичайно низький рівень витоку, інакше струм витоку вплине на біт, що зберігається в комірці, так швидко, що дані будуть втрачені між циклами оновлення. Одним із застосованих прийомів є зміщення підкладки - основна маса вафельних виробів утримується при ненульовій напрузі, щоб змінити продуктивність транзистора. Для логіки ви хочете, щоб підкладка сиділа на 0В для найкращої продуктивності (максимальної швидкості). У статті вказується, що побудова DRAM за логічним процесом 0,5 мкм призведе до циклу оновлення в 20 разів частіше, ніж це потрібно для процесу DRAM. Більша швидкість оновлення призведе до збільшення споживання електроенергії та може затримати доступ до пам'яті.
Порогові напруги. Для зниження струму витоку потрібні високі порогові напруги. Однак транзистори з високою пороговою напругою перемикаються повільніше, оскільки вхідна напруга повинна підніматися вище, перш ніж транзистор переключиться, що вимагає більше часу. Порогову напругу можна регулювати, застосовуючи зміщення підкладки або збільшуючи концентрацію легуючої речовини. У статті зазначено, що порогові напруги технологічного процесу DRAM приблизно на 40% вище, ніж порогові напруги логічного процесу. Можна допірувати різні транзистори різної кількості, але це збільшує складність процесу.
Вбудовані мікросхеми. Конструкції DRAM дуже регулярні і включають багато паралельних проводів з відносно невеликим перетином. Логічні конструкції вимагають значно більшої складності. Як результат, процеси DRAM не підтримують стільки металевих шарів, скільки логічних процесів. Поверхня DRAM також дуже болотиста через конструкцію комірок DRAM, що обмежує кількість металевих шарів, які можна використовувати. Логічні конструкції набагато більш плоскі, і використовуються методи планування (дуже тонка поліровка) для вирівнювання (планування) кожного шару до того, як наступний шар будується зверху. Процеси DRAM, як правило, підтримують близько 4 металевих шарів, тоді як логічні процеси підтримують вище 7 або 8. Поточний логічний стан техніки становить 13 - 14 металевих шарів.
Інші питання. Підвищення витоку в комірках DRAM повинно бути дуже низьким, щоб зберегти заряд у комерційних конденсаторах. Конденсатори також повинні бути дуже ефективними за площею, що зробити з конденсаторами на кремнію непросто. Процеси DRAM використовують досить спеціалізований процес для побудови конденсаторів, недоступних для звичайних логічних процесів.
TL; DR: Процеси DRAM виробляють повільну логіку, логічні процеси створюють нещільну DRAM. Основні відмінності процесу - кількість металевих шарів, легування транзисторів, конструкція конденсаторів та зміщення підкладки.