Чи використовуєте Ви зараз VHDL?

Я студент електротехніки і вивчаю мову опису апаратних засобів, відому як VHDL. Я шукав його в Google, шукаючи IDE (я на Mac), але ця мова здається досить мертвою.

Тож ось моє запитання: чи буде моя майбутня робота електротехніком VHDL мені корисна? Ви його використовуєте?

ОНОВЛЕННЯ: Дякую всім за відповіді, я явно помилявся з першим враженням.

Я використовую ТІЛЬКИ VHDL. Він далеко не мертвий. Пару років тому це здавалося поділом 50/50 між людьми, які використовують VHDL або Verilog (в кращому випадку анекдотичні дані), але я сумніваюся, що з того часу він сильно змінився.

Найновішою версією VHDL є "VHDL-2008", яка в мовних стандартних термінах була лише вчора.

Якщо ви плануєте працювати з програмованою логікою (наприклад, FPGA, а не MCU), VHDL та Verilog - це дві мови, які ви повинні знати. Будучи студентом, вам, мабуть, доведеться навчитися обом, використовувати обидва та пройти обстеження в обох. Це, безумовно, було для мене (і я пройшов лише кілька курсів дизайну ASIC), хоча це було давно.

Швидше за все, або VHDL, або Verilog буде для вас кращим. У мене є особисті переваги щодо Verilog, але знання обох допомагає.

Як майбутній інженер, ви можете приблизно подвоїти шанси отримати хорошу роботу в розробці з FPGA (і подібними технологіями), якщо ви можете використовувати як Verilog, так і VHDL.

Вам слід спробувати зробити вибір як не важливішим (для вас), особистими уподобаннями. Мова - це лише засіб досягнення мети, а не самоціль. Подумайте, пощастило, що там є лише два великих ЛПВЩ. Якби ви були вченим-комп’ютером, вам довелося б вивчити хороший десяток абсолютно різних сімей мов програмування, і зможете вивчити нове за години, і зрозуміти його ідіому за кілька днів.

Крім мов: мови програмування (використовуються для керування роботою машин Тьюрінга) та мови опису апаратних засобів (які використовуються для контролю конфігурації апаратних засобів) - це цілком різні речі, хоча більшість HDL мають структури, які або роблять їх схожими на мови програмування, або роблять їх програмування мови також . Якщо це заплутано, просто прийміть, що ви не можете написати операційну систему комп'ютера в VHDL так само, як ви не можете описати процесор RISC в C.

VHDL - це не дуже мертва мова. Ваша проблема полягає в тому, що ви шукали інструменти для програмування VHDL на Mac OS X. На жаль, існує дуже мало варіантів зробити гідне програмування HDL (Verilog або VHDL) з Mac. Єдиний реальний варіант, про який я знаю (де справжній є досить гнучким прикметником) - симулятор Icarus Verilog .

Інший реальний варіант - і той, який я вибрав - це завантажувати свій комп’ютер на Mac і підбирати інструменти на базі Windows або Linux.

Так, я VHDL використовую щодня. І C ++, C, Matlab, Python . Рідше я також використовую TCL, Perl, Makefiles, Bash-скрипти і навіть CMD-скрипти (aagh!)

VHDL напевно не мертвий. Він конкурує з мовою Verilog (або, точніше, з наступником Verilog's, SystemVerilog).

Я розумію, що з будь-якої причини історично VHDL була більш поширеною мовою для FPGA-дизайну, а зворотною для ASIC-дизайну.

Мови синтатично досить різні, але досить семантично схожі, що для цілей дизайну вони майже взаємозамінні. Як таке, це в значній мірі залежить від організації, для чого використовується.

Зараз порівняно з мовами програмування (VHDL і Verilog - це HDL (Опис апаратних засобів), а не мови програмування) є не так багато вартісних безкоштовних інструментів. Найкращі інструменти - це, як правило, дорогі комерційні продукти (хоча вони часто пропонують безкоштовні академічні ліцензії).

Раніше я використовував VHDL, оскільки це було те, чого мене навчали в школі. Зараз я використовую Verilog просто тому, що це єдина мова, яку підтримують більшість інструментів FPGA / HDL з відкритим кодом, такі як YOSYS, IceStorm, PrjTrellis тощо. У мене є Mac, тому мені доводиться використовувати програмісти та компілятори з відкритим кодом FPGA як Xilinx, Altera, ні Решітка випускає свої інструменти для OS X. Можна було б використовувати Wine, але я виявив, що інструменти з відкритим кодом швидше набирають порядку (не кажучи вже про те, що вони безкоштовні).

Нарешті, найбільше обґрунтування використання verilog - це інструмент Verilator. Verilator дозволяє компілювати verilog в код C і буквально інстанціювати апаратне забезпечення на своєму комп’ютері, яке може спілкуватися з іншими бібліотеками. Я займаюся дизайном Convolutional Network в HDL, тому це означає, що я можу мати дані python push для моєї віртуальної FPGA і отримувати зображення назад. Я навіть чув про шалені речі, де творець ZipCPU завантажував та взаємодів із потоками даних на своїй віртуальній FPGA. На жаль, Verilator підтримує лише verilog - але він є.

Незважаючи на це, мій професор із вбудованих систем сказав, що VHDL був історично популярним для освіти та використання уряду, оскільки з самого початку це був відкритий стандарт. Залишившись закритим протягом 10 або більше років, verilog був нарешті опублікований як відкритий стандарт. До цього часу VHDL вже залишив свій слід.

Я повторюю інші відповіді, кажучи, що VHDL далеко не мертвий. Це одна з двох мов, з яких ви можете вибрати для розробки FPGA. Як зазначено в інших відповідях, Verilog - ваш єдиний інший вибір. Таким чином, я працював лише в місцях, де використовується VHDL (схоже, це регіональна мова, якою мовою буде користуватися). Якщо ви хочете, щоб інструменти для розробки будь-якого, я б запропонував підібрати або XST-пакет Xilinx, або комплект Quartus Altera.

Якщо ви хочете отримати хорошу оцінку щодо того, чи живе VHDL, спробуйте пошукати vhdl на деяких сайтах по пошуку роботи, таких як dice.com, monster.com чи дійсно.com. Ви знайдете його трохи більше ніші, що стандартне програмування на C / C ++, але дуже бажано.

Я використовував VHDL в Intel та Qualcomm, а також у різних компаніях оборонної промисловості та на стартапах.

MSM-чіпи Qualcomm, що надходять у стільникові телефони, написані на VHDL. Я погоджуюся з іншими плакатами, що, здається, це є регіональним.

Електротехніка - це широке поле, і, можливо, вам не потрібен Vhdl, наприклад, якщо ви вирішите спеціалізуватися на РФ. Але якщо ви збираєтеся в цифровому обладнанні та / або дизайні Fpga, тоді вам знадобиться або VHDL, або Verilog, і купа інших мов сценаріїв, таких як TCL, Perl, Python та Matlab. Не потрібно надто перейматися вибором між VHDL та Verilog. Вони є лише мовою для вираження вашого дизайну. Основи цифрового дизайну залишаються незмінними.

Як говорили інші, VHDL і Verilog використовуються для опису цифрового обладнання. Потім код обробляється інструментом "синтезу", який генерує логіку, яка повинна домогтися описаного нами обладнання, що в основному призводить до чистого списку.

VHDL є більш популярним у Європі, а Verilog - більш популярним у США. Однак найкраще навчитися обом. У роботі з дачею ви здебільшого використовуєте лише один із них. Однак, можливо, доведеться читати код в будь-якому.

Я був інженером кілька років і бачив, як VHDL використовується у всіх випадках. Я з Великобританії.

Основна суперечка полягає в тому, що оскільки проекти з часом стали настільки складними, нам потрібен новий підхід у верифікації дизайну. Тут ми використовуємо моделювання, щоб довести, що наш дизайн працює за призначенням. Це найважливіший етап дизайнерського циклу і той, на який проводиться найбільше часу.

Багато років тому була створена мова під назвою SystemVerilog для додавання потужних функцій у Verilog, які потім можуть бути використані для вдосконалення проектування її можливостей перевірки дизайну. SystemVerilog містить Verilog всередині нього та багато іншого. SystemVerilog є HVL, тобто мовою апаратної перевірки, тоді як Verilog та VHDL є HDL, тобто мовою опису обладнання. Це змусило VHDL виглядати слабкішим Han Verilog, оскільки, якщо хочеться використовувати єдину мову та програмне забезпечення для написання складних конструкцій та перевірити їх за допомогою складних методик, таких як обмежене генерування випадкових стимулів та тестових стендів, заснованих на твердженнях, їм доведеться обрати SystemVerilog та скинути VHDL. Однак, нещодавно було створено методологію під назвою OSVVM, яка використовує переваги VHDL-2008 для досягнення тих же особливостей, які знайдені в SystemVerilog, але в VHDL.

У цей час ви могли навчитися будь-яким і бути в безпеці.

Я мушу сказати, що VHDL вмирає. причини:

1. vhdl2008 ще не повністю підтримується EDA. Зараз це 2018 рік
2. Бібліотеки просто гаразд. Але якщо ви хочете фантазійних особливостей, це занадто важко. Наприклад, в Інтернеті занадто багато питань ieee_proposed. Файл IO божевільний.
3. Мені подобається суворий стиль, але він не повинен бути незручним чи зайвим. v2008 робить його кращим, але EDA ще не підтримує його повністю. Отже, я все ще використовую v93.
4. Підтвердження доменів SystemVerilog.

Я знаю, що є деякі компанії, які поставили SV на більш високий пріоритет, ніж VHDL щодо RTL-дизайну. Тож для початківця просто вивчіть СВ.

VHDL - мова диявола. Весь комерційний промисловий і військовий західний берег використовує Verilog. Лише старі військові компанії динозаврів на східному узбережжі (як BAE) використовують VHDL. Це приблизно на 50% зменшення набору при використанні Verilog VHDL. Тепер ви починаєте бачити, як військові фірми східного узбережжя нарешті руйнуються і приймають Verilog. Ви коли-небудь чули про систему VHDL, ні? VHDL з часом піде в сторону, як мова програмного забезпечення Ada.