Чи використовує лише ворота NAND / NOR збільшення затримки ланцюга?

Я пам'ятаю , як навчання в школі , що можна побудувати будь-яку логічну схему з виключно NANDабо NORворіт.

Перш за все, мені цікаво, чи так це робиться насправді: тобто, коли Intel робить процесор, вони збирають усі регістри тощо, використовуючи NAND/ NORворота, чи у них є якийсь більш химерний спосіб робити речі?

По-друге, мені цікаво, чи побудова всього цього способу збільшує затримку розповсюдження порівняно з ланцюгом, виготовленим із використанням також AND/ OR/ NOTворіт.

Я знаю, що при використанні PMOS/ NMOSконфігураціях для створення воріт, ANDабо або ORвиходить як 2 етапи на відміну від a NANDабо a, NORякі є обома лише 1. Оскільки я знаю, ви можете зробити ANDз 2 каскадних NANDs і ORз 2 каскадних NORs, це видається, що затримка розповсюдження не збільшиться до тих пір, поки виробники використовуватимуть і NANDs, і NORs.

Чи хтось має розуміння всього цього, особливо щодо того, що насправді робиться на виготовлених ІМС?

— llakais
джерело

Відповіді:

Перш за все, мені цікаво, чи так це робиться насправді: тобто, коли Intel робить процесор, вони збирають усі регістри тощо, використовуючи NAND/ NORворота, чи у них є якийсь більш химерний спосіб робити речі?

Реєстри не складаються з воріт, найчастіше це виділені схеми. Вони можуть розглядатися як зроблені з інверторами ( NOT), але лише певною мірою.

У технології CMOS, everlogic схема заснована на інверторі: NORа NANDворота - це просто інвертори з декількома входами, розташованими розумно, в основному. Таким чином, інвертувальні ворота швидші, ніж неінвертуючі, які є просто інвертуючими воротами з NOTвиходом на виході.

Крім того, в динамічній логіці простіше каскадувати два інвертуючих блоки, ніж NOTскрізь ставити ворота.

Врахуйте, що в деяких випадках схема може бути виконана з відокремлених блоків, тому може бути випадок, коли вихід з'єднується через один або кілька інверторів для буферизації.

І в цьому є ще одна перевага: інтеграція . Наявність невеликої кількості різних воріт допомагає прокласти схему та вирівняти продуктивність. Часто до бібліотек належать логічні блоки різного рівня складності: транзистор, затвор, оператор або вище.

Отже, коротко, так, швидкі процесори здебільшого використовують обернені ворота.

— клабаччо
джерело

Гаразд, я думаю, що це має для мене сенс. Як перевірка - скажімо, що я хотів зробити базовий (наприклад, 4-розрядний) суматор, використовуючи комбінаційну логіку (тобто не шляхом з'єднання половинних суматорів). Буду чи я підійти до цієї проблеми , намагаючись використовувати тільки NANDі NORворіт, а також деякі з них , як це можливо? Чи буде це майже завжди сприятливішим дизайном (з точки зору затримки / кількості воріт), ніж якщо я підійшов до проблеми, використовуючи повний репертуар воріт, а потім замінив AND/ OR/ NOTворота на їх NAND/ їх NORеквіваленти?

— llakais

@llakais майже в будь-якому випадку, так. І принаймні воно буде рівним. Але, наприклад, я сконструював суматор для університетського курсу, і я зробив дві речі: по-перше, я використовував 4: 2 блоки-суматори з повнорозмірними суматорами (блоки виграють!), А по-друге, я ' Ви реалізували повний суматор з прохідними транзисторними воротами XOR, тому іноді є різні рішення.

— clabacchio

Я зауважу, що для добавників, що мають осередок з повною добавкою, як правило, це найшвидший, а не комбінація воріт.

— W5VO

@ W5VO добре, повний суматор - це комбінація XOR і ворота AND ... але дійсно XOR можна зробити розумними способами, не використовуючи основні ворота

— clabacchio

Моя схильність до CMOS полягає в тому, щоб вважати базовий будівельний блок як інвертор, якому передує довільна комбінація незалежних воріт "і" і "або" без взаємозв'язків між ними; всі наступні функції:

not (X and (Y or Z))
not (X or (Y and Z))
not (X and Y and Z)
not (X or Y or Z)

по суті мають однакову вартість у кремнію, хоча лише два останні мають назви. Спроба скласти дві попередні функції, використовуючи комбінацію воріт NAND або NOR, призведе до того, що буде набагато більшим і повільнішим, ніж це було б безпосередньо реалізацією.

— суперкат
джерело