Чому на нижній стороні цього фліп-чіпа BGA є невеликі виїмки в ньому?

Я реверсую вбудовану систему, в якій є ARM SoC. У мене взагалі немає даних, тому я дуже глибоко розглядаю слідство.

Він упакований у фліп-чіп BGA без кришки. Підкладка-несучка, на яку встановлена ​​матриця, дає підказки щодо функції штифтів, тому я досліджував SoC під мікроскопом.

Я помітив, що через паяльну маску та зовнішній шар міді є ряд виїмок. Вони вирізають сліди між кульками.

Огляд нижньої сторони BGA:

Перегляд деяких насічок:

Косий вигляд, що показує глибину:

Сліди, вирізані насічками:

Моя початкова думка полягала в тому, що вони використовувались для налаштування пристрою після того, як вони були скопійовані. Здається, що їх занадто багато - значно більше 50 на пакеті BGA з 452 контактами. Для чого вони використовуються?

Мене також заінтригує те, як вони зроблені. Вони мають дуже квадратні сторони і не підрізають, враховуючи, що вони довжиною всього 0,25 мм, що майже виключає травлення та лазер. Я не бачу, як механічний метод отримав би таке рівномірне дно.

Я думаю, що ланки були пов'язати прокладки разом для обшивки. Кожен подушечок колись мав зв’язок із зовнішньою стороною, якщо я прав. На верхній частині ви можете побачити сліди, що сходять із візерунка. Після покриття вони з ЧПУ прокладають з'єднання.

Багато кулькових колодок з’єднуються групами для рейок на землю та подачу, тому для кожної групи знадобляться лише окремі сліди.

Щось подібне часто робиться для обшивки крайових з'єднувальних майданчиків - з'єднання відточуються пізніше. Я також бачив це на дошках, які пробиті отворами, щоб зламати тимчасові з'єднання.

Я думаю, ви на правильному шляху щодо налаштування пристрою. Вони, здається, є лазерними плавкими ланцюгами, деякі "прорізи" демонструють голую підкладку, інші мають мідну цілісність, а деякі - овальні прорізи в міді.

Причини їх використання можуть бути з кількох причин:

• Збільшення виходу SoC. У мікросхемі є n + 1 компонента, наприклад, оперативні банки, і n хороших компонентів вибираються під час тесту.
• Використовуйте загальний слід BGA для різних пристроїв у сім'ї.
• Використовуйте загальний слід BGA із штампом від різних виробників.
• Програмуйте унікальну ідентичність, наприклад, MAC-адресу в SoC.
• Зміна рівня BGA стандартного пристрою для різних ринків.

Оскільки слоти виявляються відкритими між ланцюгами BGA, а не по слідах, що потрапляють у підкладку, я б підозрював останню причину. Виготовте один пристрій, а потім покалічить такі функції, як шина зовнішньої пам'яті, порти інтерфейсу тощо на пристрої з низькою роздрібною ціною.

На мою думку, це може бути оптимізація відповідності імпедансу між металізованими треками.

Як ми бачимо, є кілька доріжок, прокладених на видимому шарі (перший шар під маскою припою). Режим передачі цих ліній є мікросмуговим або копланарним заземленим типами.

Дизайнерам, мабуть, потрібно, щоб ці лінії проходили сюди через відсутність більшої площі для інших шарів складання PCB (Скільки шарів?)

Чому опір імпедансу? Щоб мінімізувати помилки та втрати сигналу в цифрових (і аналогічних сигналах) та відкрити "Діаграму очей", імпеданси повинні відповідати.

Тому ми можемо бачити, що "прорізи" є лише між підключеними колодками. Вони утворюють "узгоджуючу мережу", розроблену для конкретного діапазону частот (можливо, невелика пропускна здатність вище ГГц).

Дивлячись на конструкцію з кульової колодки, вона йде з дуже тонкою лінією, яка насправді веде себе як індуктивність на високій частоті, а потім слідує за великою лінією (прямокутні виїмки), що ведуть себе як ємність на високій частоті, і знову тонка лінія, поки ви не дістанетесь до іншого майданчика.

Для мене це виглядає як типова мережа відповідності індуктивність - ємність.

Якщо не брати до уваги ці відповідні виїмки, це призведе до менш ефективної цифрової передачі, з більшою швидкістю бінарної помилки.