Що таке "половина засувки" у FPGA?

У статті про важкопроменеві ППГА я натрапив на таке речення:

"Інша проблема, що стосується пристроїв Virtex, - це половина засувок. Половина засувок іноді використовується в цих пристроях для внутрішніх констант, оскільки це більш ефективно, ніж використання логіки".

Я ніколи не чув про примітивні пристрої FPGA, що називаються "напівчепі". Наскільки я розумію, це звучить як прихований механізм "джерела" постійної "0" або "1" в інструментах "бекенд" ... Чи може хтось пояснити, що саме таке "половина засувки", особливо в контексті FPGA , і як їх можна використовувати для збереження логіки?

РЕДАКТУВАННЯ: Як я вважав, цей документ є порівнянням радіаційно-твердих та радіаційно-толерантних ПЗР для космічних застосувань

— andrsmllr
джерело

Яку пошукову систему ви використовували?

— Але..ченські

Це несправність, про яку повідомляється на етапі проектування, яка вимагає коригуючих дій slideserve.com/delilah/single-event-upsets-in-sram-fpgas через прискорене напруження, як би невелика помилка всередині, за винятком того, що вона замикається і може зробити трістат вихід, наприклад

— Tony Stewart Sunnyskyguy EE75,

@ TonyStewart.EEsince'75 Несправності використовуються для внутрішніх констант? Це не має сенсу.

— duskwuff -inactive-

Ні. Засувки - це приховані несправності, яких слід уникати.

— Тоні Стюарт Сунніскігуй EE75

@ TonyStewart.EEsince'75 Це все ще не має сенсу в контексті. У презентації, з якою ви пов’язані, чітко зображено "напівзасувку" як частину FPGA, поряд з іншими речами, такими як "біти конфігурації" та "BRAM". Це не вина; це щось, на що може вплинути несправність.

— сутінки -надія-

Відповіді:

Половина засувки - це ворота з позитивним зворотним зв'язком, реалізованим зі слабким підтяжним транзистором:

схематичний

^{імітувати цю схему - Схематично створено за допомогою CircuitLab}

Коли вхід активно ведеться, він переосмислює сигнал, що надходить від слабкого підключення. Коли вхід знаходиться в Z-стані, слабкий підйомник може нескінченно зберігати логічне "1" на вході (і "0" на виході). Він не буде надійно зберігати протилежний стан, отже, "напівзамикання".

Чому хтось хотів би напівчерепи замість повної засувки? Для деяких сигналів не має сенсу зберігати обидві константи. Наприклад, D-flipflop може мати enableвхід лише защепленим, а resetвхід лише защепленим низьким, інакше він буде просто усунутий під час синтезу. Ось такі сигнали, для яких використовуються напівзв'язки: вони або замикаються на значення за замовчуванням, або керуються за допомогою з'єднання.

— Дмитро Григор’єв
джерело

Таким чином, ви повинні заздалегідь загнати вхід високо, перш ніж плавати на ньому, або у вас виявиться метастабільний стан, який з часом, але непередбачувано перевернеться?

— hmakholm залишився над Монікою

@HenningMakholm Так, FPGA спрацьовує всі напівзасувки перед кожним циклом програмування.

— Дмитро Григор’єв

Це звучить як суттєве ускладнення того, який ланцюг постачає вхід, просто для збереження одного транзистора. Якщо ви могли б написати щось про те, чому б на землі це було того, я думаю, це би покращило відповідь.

— hmakholm залишився над Монікою

@HenningMakholm Чому, на вашу думку, напівзасувки врятують лише один транзистор? AFAIK вони використовуються як константи, які в іншому випадку повинні бути закодовані в LUT.

— Дмитро Григор’єв

Повністю функціональній засувці знадобиться лише один слабкий NMOS на додаток до вашої діаграми, щоб вивести вхід вниз, коли вихід високий, правда? Я не знаю, що таке LUT - чи можете ви сказати щось у своїй відповіді про те, як "використовується як константи", якщо єдине, що може надійно зберігати, - це 1? Як ці речі використовуються ?

— hmakholm залишився над Монікою

-2

Здається, вони забезпечують логіку збереження констант.

Оскільки вони не помітні, їх можна ініціалізувати лише один раз (тому їх можна налаштувати лише після ініціалізації пристроїв), вони не споживають повного LUT, і вони набагато простіші, проте корисні.

— гоммер
джерело

Я бачив цей абстрактний текст і під час пошуку в Google. Це не належним чином пояснює їх відповідно до питання ОП, а також не приводить їх до прикладу даних. Схильність

— TonyM

Якщо його інша структура FPGA і менше, ніж повна LUT, з ще декількома деталями, то, будь ласка, поясніть, як вона не відповідає на питання "що це таке", а щодо "як це зберігає логіку", це також відповіло .

— gommer