Що таке помилкове обмеження часу?

10

У світі FPGA, які саме помилкові обмеження шляху для компілятора HDL? Чому вони корисні?

fpga timing hdl

1

Це цифрова концепція, а не лише концепція FPGA.

— W5VO

14

Помилкові шляхи - це тимчасові контури, які ніколи насправді не будуть використані в остаточному дизайні. Припустимо, ви розробляєте 4-бітний лічильник, і виявляється, що існує дуже повільний шлях затримки при збільшенні від 12 до 13. Якщо ваша конструкція завжди скидає лічильник, коли кількість дорівнює 9, то повільний шлях ніколи не буде помічений у власне дизайн. Ви позначаєте повільний шлях як хибний шлях, щоб компілятор не витрачав жодного часу або додав зайвої логіки, намагаючись зробити помилковий шлях швидшим.

— Джо Хасс
джерело

5

Так, і я подумав, що помилковий шлях пов'язаний з використанням Atmels замість PIC або чогось іншого.

— Олін Латроп

Більш значущим типом помилкового шляху, на мою думку, є сигнал, який змінюється на межі одного годинника і відбирається на краю іншого годинника, але або сигнал ніколи насправді не зміниться десь поруч із часом зміни другого годинника, або якщо це зміниться, нічого не піклується про її цінність. Інструменти аналізу синхронізації, ймовірно, не вдасться, якщо не додати подвійний синхронізатор, яким керував другий годинник, але додавання такого синхронізатора може повністю порушити конструкцію. Наприклад, перша тактова частота може працювати на 1 МГц, а друга на 32 КГц, але ...

— суперкарта

... пристрій, що генерує сигнал, може змінити його три цикли 1 МГц після того, як він побачить піднімаючий край на тактовій частоті 32 КГц. Отже, сигнал, зафіксований тактовою частотою 32 кГц, може бути гарантовано відповідним вимогам вибірки / утримування засувки 32 кГц без додаткової синхронізації. Якщо логіка на стороні 1 МГц генерувала свої дані, грунтуючись на тому, що робила сторона 32 кГц, така конструкція могла б дозволити інформації, згенерованій за один цикл на стороні 32 кГц, переробляти в обох напрямках наступний цикл. Додавання подвійної синхронізації на сторону 32 кГц призведе до порушення цього.

— supercat

8

Хибний шлях - це шлях, який існує в дизайні, але не грає ролі в операції, тому його не потрібно включати в аналіз часу.
Це може бути різними причинами, але оскільки інструмент аналізу часу не знає (хоча є деякі інструменти, які можуть їх виявити), які шляхи можуть використовуватися чи ні, ви повинні сказати це. Це схоже на багатоциклічний шлях, де ви можете сказати йому, що певний шлях дозволено використовувати більше одного циклу для завершення.

Приклад (помилкового шляху) - це регістр, який може бути записаний один раз при включенні, але потім залишається в тому ж стані.

— Олі Глазер
джерело

1

Просто, помилковий шлях - це логічний шлях, який ви хочете виключити з перевірки, щоб побачити, чи відповідає він часу під час аналізу часу. Існує дві причини для виключення шляхів, спочатку тому, що помилковий шлях змусить інструменти працювати важче для дотримання часу для цього сигналу, що, в свою чергу, вплине на законні шляхи сигналу, можливо, спричиняючи додаткові помилки синхронізації, і тому, що це призведе до перевірки часу, щоб повідомити про збої. можливо, відволікаючи дизайнера від правомірних помилок часу.

Помилкові шляхи зумовлені логічними шляхами між неспорідненими асинхронними тактовими годинниками однакової частоти, але з невідомим фазовим співвідношенням або шляхом, який ніколи не буде активований під час нормальної роботи ланцюга. Повідомлення інструменту про ігнорування шляху не змушує роботу хронометражу лише те, що час не перевіряється. Дизайнер повинен вручну забезпечити правильну логіку синхронізації, яка використовується для цих ігнорованих сигнальних шляхів.

— Рей Хейнес
джерело