VHDL: АБО-інші біти вектора разом

Я хочу АБО біти вектора разом. Так що скажіть, у мене є вектор, який називається, example(23 downto 0)і я хочу АБО всі біти в інший вектор, чи є якийсь спосіб зробити це, що не передбачає переходу example(0) or example(1) or ...example(23)?

or_reduceце те, що ви хочете, і воно доступне в std_logic_misc. Підтримується як A, так і X для FPGA.

Verilog має зручний "оператор скорочення", який робить саме те, що ви просите: |example[23:0]дає результат OR'ing всіх бітів exampleвектора.

На жаль, VHDL не має цього оператора. Згідно з поширеними питаннями comp.lang.vhdl , хоча

Немає заздалегідь заданого оператора VHDL, який би здійснював операцію скорочення всіх бітів вектора (наприклад, до "або" всіх бітів вектора). Однак операторів скорочення можна легко здійснити:

[пропуск прикладу, який не обробляє значення "X" та "Z"]

    function or_reduce( V: std_logic_vector )
                return std_ulogic is
      variable result: std_ulogic;
    begin
      for i in V'range loop
        if i = V'left then
          result := V(i);
        else
          result := result OR V(i);
        end if;
        exit when result = '1';
      end loop;
      return result;
    end or_reduce;
    ...
    b <= or_reduce( b_vec );