Запитання з тегом «ram»

Чи може процесор (наприклад, Intel i3 / i5 / i7 / Xeon) з оперативною пам'яттю кешу оперативної пам'яті використовувати його як єдину функціональну оперативну пам’ять, не маючи жодних зовнішніх банків пам'яті? Або повинна бути зовнішня оперативна пам'ять, і кеш не може бути доступний або використаний самостійно? Сучасні процесори настільних / …

61 microprocessor  ram  cache 

Можливо, це більше проблема сприйняття, але здається, що мікроконтролери за останні 20 років просунулися високосною, майже в усіх відношеннях: більша тактова частота, більше периферійних пристроїв, легше налагодження, 32-бітні ядра тощо ... Досі прийнято бачити оперативну пам’ять у 10-х КБ (16/32 КБ). Здається, це не може бути проблемою вартості чи розміру …

39 microcontroller  integrated-circuit  memory  ram  theory 

Я щойно натрапив на макроси мого компілятора мікроконтролера, щоб змусити (або запропонувати) функцію виконувати з ОЗП. https://siliconlabs.github.io/Gecko_SDK_Doc/efr32mg1/html/group__RAMFUNC.html#gac6abbc7f869eec9fb47e57427587c556 http://processors.wiki.ti.com/index.php/Placing_functions_in_RAM https://www.iar.com/support/tech-notes/linker/controlling-placement-of-the-section-where-__ramfunc-functions-reside-ewarm-5.x--6.x/ https://community.nxp.com/thread/389099 У яких випадках це цінно? Чому б мені просто не завжди виконувати оперативну пам’ять, якщо користь лише підвищена швидкість? Це, як правило, спричиняє більший розрив струму?

27 microcontroller  ram 

Я ніколи не розумів, як досягаються нові записи швидкості передачі даних з точки зору перетворення з / на електричні та оптичні сигнали. Припустимо, у нас є 255 Тбіт даних, і ми хочемо передати їх за одну секунду. (Це справжнє світове досягнення.) У вас є 255 Tbits, що зберігаються, скажімо, в …

25 communication  ram  clock-speed  optical-fibre  photonics 

У цій статті показано, що DDR4 SDRAM має приблизно в 8 разів більше пропускної здатності DDR1 SDRAM. Але час від встановлення адреси стовпця до появи даних лише зменшився на 10% (13,5 с). Швидкий пошук показує, що час доступу найшвидшого асинхронізації. SRAM (18 років) - 7ns. Чому час доступу до SDRAM …

22 ram  speed  ddr  latency 

У мене досить просте запитання, але я не могла знайти відповіді на нього ніде. У системі Von-Neumann, де код і дані живуть в одній і тій же оперативній пам'яті, центральний процесор повинен витягнути всі його інструкції з пам'яті. Тепер для переміщення великої кількості даних між комп'ютерними компонентами існує контролер прямого …

19 microprocessor  cpu  ram  dma 

У мене є плата P1004B746400 B7464 REV.A, яка є 72-контактною оперативною пам'яттю SIMM з двома мікросхемами TI TMS418169DZ. Відповідно до 72-контактної конфігурації SIMM , штифти №1, # 39 і # 72 є заземленими V ss, а штифт №10 - це джерело живлення V куб . Однак ці штифти для заземлення …

17 pcb  pins  ram 

Чому б ви хотіли використовувати DDR таран і читати / писати на кожному зростаючому та спадаючому краю годинника, а не просто вдвічі збільшувати тактову частоту та читати / писати лише на одному із зростаючого чи падаючого краю? Чи є плюси і мінуси у кожного?

16 clock  ram  ddr 

Нещодавно я почав вивчати складання і дізнався про сценарії лінкерів та інші деталі низького рівня апаратного програмування. Я також викладаю комп'ютерну архітектуру, і я десь узгоджувався з тим, що моя картина моделі пам'яті, можливо, помилялася весь час. Згідно з тим, що я розумію в даний час, весь код і дані …

13 flash  ram  linker-script 

Це може бути просто збіг обставин, але я помітив мікроконтролери, які я перезавантажував, коли у них закінчувалася оперативна пам’ять (Atmega 328, якщо це специфічно для обладнання). Це те, що роблять мікроконтролери, коли у них не вистачає пам'яті? Якщо ні, що станеться тоді? Чому / як? Покажчик стека, безумовно, сліпо збільшується …

12 microcontroller  memory  cpu  ram 

Я намагаюсь використати стільниковий таран на платі розвитку Nexys 4 FPGA . Я використовую Xilinx Vivado і хотів би, щоб процесор Softblaze з м'яким ядром міг виконувати читання та запис. Поки що я створив процесор у блок-дизайні. Після довгого полювання через Інтернет я врешті знайшов зовнішній контролер пам'яті або ЕМС, …

10 fpga  memory  ram 

Я знав про трюк з холодним завантаженням деякий час, але ніколи насправді не замислювався над його фізикою. Я прочитав статтю , але вона насправді не висвітлює, чому вона працює. Як фізичне охолодження палиці оперативної пам’яті до дуже низької температури призводить до збереження збережених в ній даних протягом тривалих періодів часу, …

9 memory  temperature  ram  sdram 

Сучасні процесори x86 мають щонайменше 512 Кэш кешу L2. Є додатки, які б повністю вписалися в цей об'єм пам'яті. Чи можете ви запускати ці мікросхеми без доданої оперативної пам'яті? Якщо так, чи існує спосіб, який виключає штраф за термін повернення, коли ЦП намагається підтримувати когерентність оперативної пам'яті? Я не маю …

9 memory  cpu  ram 

Мені потрібно визначитися з вибором розміру Flash та оперативної пам’яті для проекту. Мікроконтролер, який я волію використовувати, - це серія TI MSP430. Через низьке енергоспоживання та вартість рядків вартості. Однак я цілком новачок у вирішенні питання щодо збору вимог. Більшість мого досвіду програмування припадає на системи на робочому столі, де …

9 flash  msp  ram