Запитання з тегом «x86-64»

У книзі я прочитав таке: 32-розрядні процесори мають 2 ^ 32 можливі адреси, тоді як поточні 64-розрядні процесори мають 48-розрядний адресний простір Я сподівався, що якщо це 64-розрядний процесор, адресний простір також повинен бути 2 ^ 64. Тож мені було цікаво, в чому причина цього обмеження?

97 x86-64  cpu-architecture  virtual-memory  processor-architecture 

Як ви можете перерахувати всі функції в програмі з GDB?

93 c  linux  gcc  gdb  x86-64 

Що це rep; nopозначає? Це те саме, що pauseінструкція? Це те саме, що rep nop(без крапки з комою)? Яка різниця від простої nopінструкції? Чи поводиться він по-різному на процесорах AMD та Intel? (бонус) Де знаходиться офіційна документація до цих інструкцій? Мотивація цього питання Після обговорення в коментарях до іншого питання …

86 assembly  x86  x86-64  cpu  machine-code 

Зараз я працюю із спільною пам’яттю. Я не можу зрозуміти alignofі alignas. cppreference незрозумілий: alignofповертає "вирівнювання", але що таке "вирівнювання"? кількість байт для додавання для наступного вирівняного блоку? м'який розмір? Записи переповнення стека / блоги теж незрозумілі. Хтось може пояснити чітко alignofі alignas?

82 c++  c++11  x86-64  memory-alignment 

Я вивчав повторне працевлаштування в програмуванні. На цьому сайті IBM (справді хороший). Я створив код, скопійований нижче. Це перший код, який з'являється на веб-сайті. Код намагається показати проблеми, що стосуються спільного доступу до змінної в нелінійній розробці текстової програми (асинхронність), друкуючи два значення, які постійно змінюються в "небезпечному контексті". #include …

11 c  gcc  signals  x86-64  data-race 

Розглянемо цей код C: void foo(void); long bar(long x) { foo(); return x; } Коли я компілюю його на GCC 9.3 з будь-яким -O3або -Os, я отримую це: bar: push r12 mov r12, rdi call foo mov rax, r12 pop r12 ret Вихід з clang ідентичний за винятком вибору rbxзамість …

10 c  gcc  assembly  clang  x86-64 

Я бореться з розділом 5.1.2.4 стандарту C11, зокрема з семантикою випуску / придбання. Зауважу, що https://preshing.com/20120913/acquire-and-release-semantics/ (серед інших) зазначено, що: ... Семантика випуску запобігає переупорядкуванню пам'яті запису-релізу з будь-якою операцією читання або запису, яка передує їй у порядку програми. Отже, для наступного: typedef struct test_struct { _Atomic(bool) ready ; int …

10 c  x86-64  memory-barriers  memory-model  stdatomic 

Я перебуваю на Whiskey Lake i7-8565U і аналізую лічильники перф і час для копіювання 512 Кб даних (вдвічі більше, ніж розмір кешу L2) і зіткнувся з деяким непорозумінням щодо роботи префедера L2 HW. У посібнику з Intel Vol.4 MSR є MSR, 0x1A4біт 0 є для керування префедером L2 HW (1 …

10 c  performance  assembly  x86-64  avx