Практичні наслідки

Фон

Складність ланцюга визначається як набір сімейств ланцюгів (тобто послідовності ланцюгів, по одному для кожного вхідного розміру) обмеженої глибини та розміру полінома, побудовані за допомогою безмежного вентилятора AND, OR і NOT.$AC^0$

Функція парності з бітовим входом дорівнює XOR бітів на вході.$\oplus$$n$

Одним із перших нижніх ланцюгів, що довели складність ланцюга, є наступне:

[FSS81], [Ajt83]: .$\oplus \notin AC^0$

Запитання:

Нехай - клас функцій, який можна обчислити за допомогою електронних схем обмеженої глибини та розміру полінома з використанням електронних частин, таких як транзистори. (Я склав ім’я , дайте мені знати, чи знаєте ви кращу назву для цього). E C $EC^0$$EC^0$

1. Чи можемо ми обчислити на практиці, використовуючи схеми ?E C $\oplus$$EC^0$

2. А як щодо безмежного вентилятора І / АБО? Чи можемо ми обчислити їх у ?$EC^0$

3. Чи має якісь практичні наслідки? Чи важливий на практиці? A C $\oplus \notin AC^0$$AC^0$

4. Чому важливий для (теоретичних) вчених-комп'ютерів?$\oplus \notin AC^0$

Примітка:

Цей пост містить цікаві запитання, але ОП, здається, відмовляється зробити публікацію більш читаною та виправити помилкове уявлення в ній чомусь, тому я перекладаю запитання з неї. (Було б простіше відредагувати оригінальну публікацію, але на даний момент не існує угоди, якщо добре редагувати публікацію іншого користувача.)

Пов'язані:

• Паритет і$AC^0$

• Чому паритет не в важливий? $AC^0$(Блог обчислювальної складності)

Я не інженер-електрик, але шукаю онлайн-патенти щодо схем комутації парних воріт, і всі пропозиції (патенти я знаходив лише до кінця 1970-х років) обговорюють проблему розміру та глибини. Всі три патенти я розглянув запропоновані розчини логарифмічної глибини, засновані на воротах фаніну-2. Тож відповідь на ваше перше запитання, можливо, "ні".

JJ Moyer: Схема комутації перевірки паритетності, Патент США US3011073, 1961

А.Ф. Бульвер та ін .: Реалізація воріт NAND функції парності n-input, Патент США US3718904, 1973

PJ Baun, молодший: паритетні схеми, патент США US4251884, 1981

Джонне, у чому твоя проблема? Ви намагаєтесь сперечатися про речі, про які ніхто ніколи не стверджував. Ніхто не сказав, що нижня межа парності ставить якусь фундаментальну межу для обчислення XOR з іншими схемами, ніж ті, до яких застосовується теорема (тобто ланцюги AC ^ 0). Тут немає прихованих припущень чи завуальованих наслідків. Зокрема, всім нам відомо, наприклад, що можна обчислити XOR за допомогою NAND-ланцюгів логарифмічної глибини з поліноміальною величиною, навіть при постійному вході вентилятора.

Цитата Шеннона теж неактуальна. Там немає жодних вказівок, що він навіть підозрював, що ланцюги постійної глибини AND-OR повинні мати експоненціальний розмір, щоб обчислити Паритет. Звичайно, він міг здогадатися, оскільки легко припустити, що це має бути правдою після того, як на деякий час пограти з проблемою, але що робити?

Вам цілком не вистачає суті: довести нижню межу надзвичайно складно, і ми повинні починати десь із найпростіших моделей. По суті, це нижня межа першого кола, методи приводять до багатьох цікавих ідей (включаючи інші сфери, такі як теорія навчання), і хоча результат є правдоподібним, доказ є проникливим і зовсім не банальним.

Той факт, що результат здається інтуїтивним, не робить очевидним; якщо ви вважаєте, що це так, будь ласка, надайте доказ того, що паритет не в AC ^ 0. Всі знають, що P також не дорівнює NP з цього приводу, але ніхто ніде не має доказів.

Ваші скарги в інших темах щодо воріт NAND теж не мають сенсу. Ця нижня межа є однаковою мірою для ланцюгів постійної глибини, побудованих із воріт NAND, оскільки вони в основному однакові. Вибір результату за допомогою І, АБО, НЕ - це лише питання зручності. Тож це може бути реальна програма у ваших зручностях: схеми постійної глибини NAND воріт обчислювального паритету вимагають експоненціального розміру. Це дає практичне обмеження, навіть якщо це не найважливіше. Це говорить про те, що малі ланцюги XOR для великої кількості n входів повинні мати або зростати глибину з n, або ворота, відмінні від NAND. Чому ви не задоволені цим?

Ваша заява про те, що глибина ланцюга не є проблемою в реальному світі, також є дуже оманливою, оскільки глибина безпосередньо пов'язана з часом і максимальною частотою, на якій може працювати годинник.

До речі, спільнота CS добре знала теорію булевих схем EE і будувалась на цьому, всупереч тому, що ви заявляєте.

$1.62^2$$3.82^2$

• Логічні схеми технологій CMOS

$s = a \oplus b \oplus c_{in}$

• Висока швидкість, низька потужність, 8T, повна шахта

Хороше місце для знаходження високошвидкісних, компактних воріт XOR / XNOR - це повнорозмірні схеми та схеми ЕКС Hamming (які, як правило, знаходяться в критичному напрямку).

Крім того, питання про глибину ланцюга зазвичай не викликає занепокоєння у синхронній логіці VLSI. Єдина глибина будь-якого наслідку - це критичний шлях, який визначає максимальний тактовий період. Переважна більшість комбінаторних логік поширює свої результати за частину часу за критичним шляхом. Критичні шляхи, як правило, трапляються з деякою комбінаторною логікою, яка повинна проходити через кілька областей, розкиданих по мікросхемі.

$n$$O(1)$

$AT^2 = \Omega(n^2)$

• Про складність втілення VLSI та графічне зображення булевих функцій із застосуванням для множення множин

Це з блогу Computation Complexity:

Це викликає питання: чи справді деякі люди в реальному світі дійсно хочуть побудувати полісизацію постійної глибини без обмеженого фаніну І-АБО-НЕ для PARITY, і цей результат підказує їм, чому вони не можуть?

$2^n/n$

$\lambda(3) = 8$

$X \oplus Y \oplus Z = X(YZ+Y'Z') + X'(YZ'+Y'Z)$

$\mu(3)$

$X_1 \oplus X_2 \oplus \ldots \oplus X_n$

$4(n-1)$