Запитання з тегом «routing»

Питання, що стосуються маршрутизації друкованих плат (друкованих плат), що передбачає розміщення доріжок на платі. Це може бути виконано вручну, проте багато програм на САПР PCB надають автосерію для сприяння в процесі.

2
Розподіл генератора між двома ІС
У мене на одній платі мікроконтролер і FPGA. Якщо вони обидва будуть працювати з однаковою тактовою швидкістю, чи можу я просто використовувати один генератор, щоб обернути їх обох? Здається, тут є щось, на що я повинен бути уважним, але я не можу одразу придумати будь-які проблеми з цим, якщо я …


1
Як з'єднати наземні площини разом
Який найкращий спосіб з'єднати наземні літаки разом? Я знаю, що наземні літаки з'єднані між собою в декількох місцях, щоб утримувати GND з низьким опором по всій платі і забезпечувати зворотний шлях для сигналів. Але, на додаток до виходу, що знаходиться дуже близько до кожного роз'єднувального конденсатора, Я бачив макети, де …
11 pcb  layout  ground  routing  via 

3
Як приєднатися до 3 слідів - це друкована плата?
Зазвичай я маршрутизую свої друковані плати, ніколи не роблячи повороту на 90 °, як рекомендує найкраща практика, але іноді є пункти, коли 3 сліди повинні перехоплюватися, якщо я завжди роблю 45 градусів поворотів, у цьому перехресті буде поворот на 90 °, так це нормально, чи є кращий спосіб зробити це?

2
Чи нормально мати щур-гніздо слідів VCC / GND під ІМС?
Я намагаюся прокласти просту плату, першу, яку я зробив за 15 років, як я переклав лінійний блок живлення 12 В в еквіваленті mspaint. Ця плата складається в основному з LPC2387, що є інтелектуальним модулем LQFP100, який вимагає різноманітних з'єднань + 3.3V та GND. Коли я розігруюсь із маршрутизацією слідів для …

4
Змінення всіх розмірів за допомогою та маршрутизації відразу (Altium Designer, PCB Design)
У мене закінчений дизайн друкованої плати, створений дизайнером Altium. Я хочу збільшити за допомогою розмірів. Але їх занадто багато, і змінити їх один за одним буде дуже довгою і набридливою роботою. Чи є спосіб, щоб я міг вибрати їх і змінити їх розмір відразу?

3
Чому на верхньому шарі ізолюють мелену наливку?
Я читаю записку із програми TI про комісію з оцінки LM3409. У макеті дошки (мал. 3) нижній шар являє собою єдину заливку GND. Але верхній шар також має кілька мідних заливів, які в кінцевому підсумку з'єднуються із землею, наприклад, на LED-, C5, D1 та C1. Я не розумію: чому вони …

1
Оптимізуйте шлях повернення сигналу за допомогою роз'єднання конденсаторів у двошаровій платі
Я розробляю досить складну двошарову дошку - я дійсно мушу піти на чотиришарову, але тут справа не в цьому. Я закінчую з розміщенням компонентів та маршрутизацією, і я роблю такі штрихи, як переконайтесь, що площини ґрунту покривають більшу частину дошки та добре зшиті між собою (так само ґрунтова сітка). У …

1
Моя FPGA не має ресурсів маршрутизації?
У мене є дизайн контролера Serial-ATA, який працює майже на будь-яких пристроях серії Xilinx 7 серії, за винятком пристрою Artix-7, який доставляє мені головний біль ... Чистий дизайн (SATA 6.0Gb / s, тактова частота 150 МГц) може бути реалізований на моєму Artix-7 200T. Якщо додати ядра ILA (раніше відомі як …

2
Як можна покращити цей макет? (Гігабітний Ethernet з дискретною магнітикою та POE)
Відповідь: Ні, в макеті немає нічого поганого, виявляється, що трансформатор Ethernet виявився непридатним на 0,2 дБ при втраті вставки, коли він поєднувався з PHY IC, який ми використовуємо. Питання Чи є щось помітно не так у маршрутизації друкованої плати гігабітного Ethernet? Gigabit Ethernet має багато дизайнерських обмежень, через компонування компонентів …

4
Чи існує ІМС, який дозволяє здійснювати потокову маршрутизацію сигналів?
Чи існують мікросхеми з N вхідними штифтами та N вихідними штифтами, які або через налаштування EEPROM, або за допомогою керування на ходу мікроконтролером, дозволяють перенаправляти кожен з N входів до БУДЬ-кого з N виходів? Іншими словами, наприклад, можна використовувати його для підключення вхідної лінії входу 1 до вихідної лінії на …

1
Моделювання простого тестового стенду із синтезованим ядром ROM
Я абсолютно новачок у світі FPGA і подумав, що розпочну з дуже простого проекту: 4-розрядного 7-сегментного декодера. Першу версію я написав виключно у VHDL (це в основному єдиний комбінаторний select, не потрібні годинники) і, здається, працює, але я також хотів би експериментувати з матеріалами "IP Core" в Xilinx ISE. Тому …
Використовуючи наш веб-сайт, ви визнаєте, що прочитали та зрозуміли наші Політику щодо файлів cookie та Політику конфіденційності.
Licensed under cc by-sa 3.0 with attribution required.