Запитання з тегом «xilinx»

Популярний виробник FPGA (польові програмовані ворота) і CPLD (складні програмовані логічні пристрої).

8
Як вибрати FPGA?
Заблокований . Це питання та його відповіді заблоковано, оскільки це питання поза темою, але має історичне значення. Наразі не приймає нових відповідей чи взаємодій. Мені потрібно зайнятися цифровою обробкою сигналу на 8 аналогових лініях на 10 кГц. Це досить складне завдання, і я думав, що FPGA може бути правильним підходом. …

8
Проект для вивчення VHDL
Я студент EE і можу писати [принаймні прості] програми на більшості мов, ніж у мене пальці. Я щойно почав вивчати VHDL, і мені було цікаво, який би був хороший проект, щоб насправді познайомитися з мовою та відповідними інструментами? У мене виникають труднощі придумати один, оскільки це дійсно інший стиль програмування …
16 fpga  xilinx  vhdl 

4
Список суфіксів файлів Xilinx (для ISE)
Я попросив Xilinx про такий список, але у них немає повного списку. Я хочу переконатися, що всі вхідні файли знаходяться в контролі джерела, а всі вихідні файли - ні. Це з 13,1-13,2 з ISE та PlanAhead Деяка інформація, яку вони надають, - це список вихідних файлів PAR та файли ISE …
15 xilinx  ise  planahead 

4
Як працюють транзистори BJT в насиченому стані?
Це те, що я знаю про NPN BJT (біполярні з'єднувальні транзистори): Струм Base-Emitter посилюється HFE-раз на Collector-Emitter, так що Ice = Ibe * HFE Vbe- напруга між базовим випромінювачем, і, як і будь-який діод, зазвичай становить близько 0,65В. Я не пам’ятаю про це Vec. Якщо Vbeнижній за мінімальний поріг, транзистор …

1
Чи можу я використовувати диференціальні введення / виведення штифтів FPGA як високошвидкісний компаратор?
Високошвидкісні компаратори досить дорогі, і швидкість - це те, в чому FPGA дуже хороші. З іншого боку, FPGA (в моєму випадку: XC3S400) мають парні штифти диференціалу в кожному банку, щоб їхні напруги порівнювали (Принаймні, я так думаю!). Вони також мають Vref для стандартних стандартних стандартів, які можуть виступати в якості …

4
Використання SVN з Xilinx Vivado?
Я щойно заявив про використання Vivado в новому проекті і хотів би помістити файли проекту під SVN. Здається, Vivado створює всі файли проекту під назвою проекту (скажімо, proj1): /<path to the project>/proj1/ proj1.xpr proj1.srcs/ constrs_1/ new/ const1.xdc proj1.runs/ proj1.data/ proj1.cache/ Моє запитання - які файли мені потрібно помістити під SVN, …
13 fpga  xilinx 

4
Дизайн мікропрограмного забезпечення FPGA: Наскільки велика завелика?
У мене особливо велика трансформація обробки сигналів, яку потрібно перенести з matlab до VHDL. Це безумовно вимагає певного обміну ресурсами. Трохи підрахунок дав мені наступне: 512 футів 64 балів 41210 операцій множення-додавання Зважаючи на найбільшу Virtex 6 FPGA з ~ 2000 блоками DSP48E, я знаю, що можу поділитися ресурсами, щоб …
13 fpga  vhdl  xilinx 

3
Як визначити області дизайну FPGA, які використовують найбільш ресурси та площу?
Я працюю над великим дизайном FPGA, і я дуже близький до обмежень ресурсів FPGA, якими я зараз користуюся, Xilinx LX16 в пакеті CSG225. Дизайн також майже завершений, проте на даний момент він більше не вписується в FPGA. Я можу вимкнути деталі, щоб пристосувати його, проте мені потрібно зменшити використання ресурсів, …

3
FPGA, перші кроки
Ну це продовження мого питання про FPGA тут . Нарешті я вибрав Digilent Atlys з Spartan 6 FPGA, я не маю жодного попереднього досвіду роботи FPGA, хоча я провів певну роботу з мікроконтролерами. Останні кілька днів я провів, читаючи аркуші даних FPGA, і думаю, що це було б хорошим вибором …
11 fpga  xilinx  spartan 

4
FPGA: підраховувати чи відраховувати?
Я вчуся використовувати FPGA (Papilio development board, у якого є xilinx spartan3e, використовуючи vhdl). Мені потрібно розділити вхідний імпульс на (жорстко закодоване) число. Я бачу 3 варіанти - приблизно, як псевдокод (використовуючи 10 підрахунків як приклад): Ініціалізуйте до 0, при збільшенні вхідного краю збільшення на 1, порівняно з 10; якщо …
11 fpga  vhdl  xilinx  papilio 

2
Що таке "половина засувки" у FPGA?
У статті про важкопроменеві ППГА я натрапив на таке речення: "Інша проблема, що стосується пристроїв Virtex, - це половина засувок. Половина засувок іноді використовується в цих пристроях для внутрішніх констант, оскільки це більш ефективно, ніж використання логіки". Я ніколи не чув про примітивні пристрої FPGA, що називаються "напівчепі". Наскільки я …
10 fpga  vhdl  xilinx  radiation 

1
Моя FPGA не має ресурсів маршрутизації?
У мене є дизайн контролера Serial-ATA, який працює майже на будь-яких пристроях серії Xilinx 7 серії, за винятком пристрою Artix-7, який доставляє мені головний біль ... Чистий дизайн (SATA 6.0Gb / s, тактова частота 150 МГц) може бути реалізований на моєму Artix-7 200T. Якщо додати ядра ILA (раніше відомі як …

1
Моделювання простого тестового стенду із синтезованим ядром ROM
Я абсолютно новачок у світі FPGA і подумав, що розпочну з дуже простого проекту: 4-розрядного 7-сегментного декодера. Першу версію я написав виключно у VHDL (це в основному єдиний комбінаторний select, не потрібні годинники) і, здається, працює, але я також хотів би експериментувати з матеріалами "IP Core" в Xilinx ISE. Тому …
Використовуючи наш веб-сайт, ви визнаєте, що прочитали та зрозуміли наші Політику щодо файлів cookie та Політику конфіденційності.
Licensed under cc by-sa 3.0 with attribution required.