Запитання з тегом «hdl»

Я переглянув декілька веб-сторінок виробника ASIC, але не знайшов фактичної кількості. Я припускаю, що буде фіксована вартість, пов’язана зі створенням масок і таких, і тоді буде вартість за одиницю. Зауважте: що я насправді не хочу робити ASIC, мені просто цікаво.

157 hdl  manufacturing  asic 

VHDL і Verilog - це ЛПВЩ сьогодні. Які переваги є для того, хто взагалі не має досвіду ЛПВЩ?

93 vhdl  verilog  hdl 

У чому головна відмінність RTL від HDL? Якщо чесно, я шукав / гуглив це, але люди розділені у своїх думках. Я пам'ятаю одне твердження, що HDL - це комп'ютерна мова, яка використовується для опису цифрової схеми, і коли вона синтезується, то вона вважається RTL.

24 fpga  hdl  rtl 

У мене в цьому семестрі є курс цифрового дизайну і просто його люблю. Тепер я знаю, що більша частина роботи над вбудованою системою та цифровим дизайном виконується спочатку на комп'ютерних тренажерах, а потім реалізується за допомогою апаратних засобів. Тож мені було цікаво, як мені піти на вивчення ЛПВЩ. У мене …

24 simulation  vhdl  verilog  hdl 

Мій компілятор скаржиться на встановлені засувки в моїх комбінаторних петлях ( always @(*), у Verilog). Мені також сказали, що слід уникати висновків із засувками. Що саме не так із зробленими засувками? Вони, звичайно, полегшують написання комбінаторних петель.

22 verilog  hdl  latch 

З того, що я розумію, процес програмування FPGA складається з двох частин: Кодуйте опис обладнання в біти, які FPGA може зрозуміти (тобто написати деякі HDL і компілювати його) Завантажте складений HDL на FPGA. Моє запитання: "Що FPGA робить зі складеним HDL?". Наразі я вважаю, що FPGA - це «обладнання, яке …

13 fpga  hdl 

Я надходжу з програми програмування і не заплутався занадто багато з обладнанням або мікропрограмним забезпеченням (принаймні, трохи електроніки та Arduino). Яка мотивація у використанні апаратних мов опису (HDL), таких як Verilog та VHDL над мовами програмування, такими як C або деякі збори? Це питання взагалі є питанням вибору? Я читав, …

12 verilog  embedded  hdl  firmware 

У світі FPGA, які саме помилкові обмеження шляху для компілятора HDL? Чому вони корисні?

10 fpga  timing  hdl 

Може хтось скаже мені, в чому різниця між RTL та поведінковим кодом Verilog? Чи є чітке розмежування між проектами на цих двох рівнях?

10 digital-logic  verilog  vhdl  hdl