Запитання з тегом «digital-logic»

Я повинен створити машину стану, використовуючи лише ворота NAND для комбінаторної частини та D шльопанці для послідовної логіки. Все повинно працювати в такт 1гц / 53. Тепер, перш ніж ви нападаєте на мене з "ми не зробимо домашнє завдання за вас", дозвольте сказати, що я заробив все після інвестиційних днів …

11 digital-logic  vhdl  modelsim 

Чому каскадні інвертори використовуються в мультиплексорі, коли можливо реалізувати схему за допомогою одного інвертора.

11 digital-logic  integrated-circuit  multiplexer  inverter 

Я прочитав статтю у Вікіпедії " Тридержавна логіка" , але вона недостатньо зрозуміла. Що є більш простим поясненням того, що таке тридержавний контур? Коли і де ми його використовуємо? Що CMOS має відношення до тридержавних схем?

11 digital-logic 

Я розробляю схему і друковану плату для водіння 7 ЦАПів з FPGA. (ЦАП AD9762 ) Чи можна було б керувати тактовими входами на всіх 7 ЦАХ за допомогою одного тактового виходу (з вихідного штифта PLL) FPGA? Або це рецепт катастрофи? Це буде годинник, що закінчився одним номером. частота. 125 МГц. …

11 pcb  fpga  digital-logic  analog  clock 

Якщо я використовую ІМС в сім'ї 74HC або 74HCT, і я не використовую всі вхідні штифти, я розумію, що я не повинен залишати їх без зв'язку, оскільки вони будуть плавати. Але що саме я повинен робити з ними, і які плюси і мінуси різних варіантів? Наприклад, якщо я використовую 74HCT08, …

11 digital-logic 

Я починаю ступінь ЕЕ. Я мушу придбати мій QQ і комплект. У комплекті перераховано багато логічних ІМС, і я маю більшість з них, але деякі з мене є 74S замість серії 74LS . Чи спричинить додаткову потужність на 74-ти інтегральних мережах проблеми з myDAQ? чи мені потрібно кусати кулю і …

10 digital-logic 

Припустимо, я передаю дані через FM, де 0 - 2 Гц, а 1 - 4 ГГц. Передавач передає 2 Гц, коли немає входу. Якби я подавав отриманий двійковий код до порту UART мікроконтролера, як би мікроконтролер відрізняв відсутність даних від 0? Це стає актуальним, наприклад, при передачі символів ASCII. Припустимо …

10 digital-logic  data  binary 

Іноді, якщо сума двох цифр <10, додавання BCD схоже на двійкове додавання. Але іноді, якщо сума> 9, результат вимагає корекції. Це виправлення + (0110). Чому ми додаємо 6? Чому б не якесь інше число? Я шукав в Інтернеті, але не розумію. Якщо ви хочете посилань на це питання, про які …

10 digital-logic 

Чи є якась причина, чому Q11 залишився поза 4060 IC? Я читав, що це робилося для продовження максимального часу імпульсу (найвищий подільник годин), але чому це було зроблено на Q11? Чому б не Q12 і тому мати повний 8-бітний лічильник (Q4-Q11)?

10 digital-logic  integrated-circuit  timer  cmos 

Я працюю над дизайном, який передбачає багато макс-функцій (і max функцій як аргументів для інших функцій max). Прагнучи спростити дизайн апаратури, мені було цікаво, як макс реалізований в апаратному забезпеченні? Математично Макс (a, b) може бути представлений як [(a + b) + abs (b - a)] / 2. Це, як …

10 digital-logic 

Я новачок у fpgas, і є деякі тонкощі часу, які я не впевнений, я розумію: якщо всі мої синхронні процеси спрацьовують на одному краю, то це означає, що мої введення "захоплені" на одному зростаючому краю, а мій Виходи змінюються на .. той самий край? наступний піднімаючий край? якщо у мене …

10 digital-logic  fpga  timing 

Я натрапив на триггер RS і я спробував реалізувати це на тренажері та за допомогою фактичних логічних воріт. Але я все ще не впевнений, чи правильно я зрозумів нестабільний або заборонений випадок S = 1, R = 1 у фліп-флопі. Хтось може сказати мені, що це саме? До речі, я …

10 digital-logic  flipflop 

Я новачок в "електротехніці" і працюю над невеликим проектом ардуїно. Я хочу, щоб перемикач SPST використовувався як цифровий вхід на платі. У мене один з проводів комутатора підключений до позитивного, а інший підключений до цифрового входу. Проблема в тому, що коли вимкнути його, я не можу бути впевнений, що вхід …

10 digital-logic  switches 

Може хтось скаже мені, в чому різниця між RTL та поведінковим кодом Verilog? Чи є чітке розмежування між проектами на цих двох рівнях?

10 digital-logic  verilog  vhdl  hdl 

Це здається дурним питанням, але факт полягає в тому, що коли я намагався шукати пов’язану інформацію, жоден із результатів пошуку не дав мені задовільної відповіді. Логічні ворота з 1-бітним входом та 1-бітним виходом Оскільки вхід має B = 1Б=1B=1 біт, таблиця правдивості має С=2Б=21= 2С=2Б=21=2C=2^B=2^1=2ряди. Оскільки для кожного рядка в …

9 digital-logic  truth-table