Електротехніка verilog

11

VHDL і Verilog - це ЛПВЩ сьогодні. Які переваги є для того, хто взагалі не має досвіду ЛПВЩ?

93 vhdl verilog hdl

2

Чим дизайн ASIC відрізняється від синтезу FPGA HDL?

Я мав певний досвід роботи з наборами інструментів FPGA / HDL, такими як Xilinx ISE, Lattice Diamond тощо. Загальний робочий процес - це написання Verilog / VHDL, моделювання, тестування, а потім програмування FPGA. Я чув, як пару людей кажуть, що дизайн ASIC дуже відрізняється. Які набори інструментів використовуються для двох …

42 fpga vhdl verilog software asic

9

Чи може дизайн FPGA бути переважно (або повністю) асинхронним?

У нас був дуже короткий курс FPGA / Verilog в університеті (5 років тому), і ми завжди використовували годинники скрізь. Зараз я знову починаю з FPGA, як хобі, і не можу не замислюватися над цими годинниками. Вони абсолютно потрібні, чи дизайн на основі FPGA може бути повністю асинхронним? Чи можна …

39 fpga verilog

7

Зрозумілі та навчальні реалізації процесора в HDL

Чи можете ви порекомендувати доступну для читання та навчальну реалізацію процесора у VHDL чи Verilog? Переважно щось добре документоване. PS Я знаю, що можу подивитися opencores, але мене спеціально цікавлять речі, які люди насправді переглядали та вважали цікавими. PS2. Вибачте за приємні теги, але як новий користувач я не можу …

37 microprocessor fpga softcore verilog vhdl

10

Безкоштовний IDE для VHDL та Verilog [закрито]

Мені цікаво вивчити VHDL та Verilog. Мені було цікаво, чи є для них якийсь безкоштовний IDE?

29 vhdl verilog ide

7

Як дізнатися ЛПВЩ

У мене в цьому семестрі є курс цифрового дизайну і просто його люблю. Тепер я знаю, що більша частина роботи над вбудованою системою та цифровим дизайном виконується спочатку на комп'ютерних тренажерах, а потім реалізується за допомогою апаратних засобів. Тож мені було цікаво, як мені піти на вивчення ЛПВЩ. У мене …

24 simulation vhdl verilog hdl

6

Методи розмежування / синхронізації послідовного протоколу

Оскільки асинхронний послідовний зв’язок широко поширений серед електронних пристроїв навіть в наш час, я вважаю, що багато з нас час від часу стикаються з таким питанням. Розгляньте електронний пристрій Dта комп’ютер, PCпідключений до послідовної лінії (RS-232 або подібний) і необхідний для постійного обміну інформацією . Тобто PCкожен надсилає командний кадр …

24 serial communication protocol brushless-dc-motor hall-effect hdd scr flipflop state-machines pic c uart gps arduino gsm microcontroller can resonance memory microprocessor verilog modelsim transistors relay voltage-regulator switch-mode-power-supply resistance bluetooth emc fcc microcontroller atmel flash microcontroller pic c stm32 interrupts freertos oscilloscope arduino esp8266 pcb-assembly microcontroller uart level arduino transistors amplifier audio transistors diodes spice ltspice schmitt-trigger voltage digital-logic microprocessor clock-speed overclocking filter passive-networks arduino mosfet control 12v switching temperature light luminous-flux photometry circuit-analysis integrated-circuit memory pwm simulation behavioral-source usb serial rs232 converter diy energia diodes 7segmentdisplay keypad pcb-design schematics fuses fuse-holders radio transmitter power-supply voltage multimeter tools control servo avr adc uc3 identification wire port not-gate dc-motor microcontroller c spi voltage-regulator microcontroller sensor c i2c conversion microcontroller low-battery arduino resistors voltage-divider lipo pic microchip gpio remappable-pins peripheral-pin-select soldering flux cleaning sampling filter noise computers interference power-supply switch-mode-power-supply efficiency lm78xx

5

Чому висновки засувок погані?

Мій компілятор скаржиться на встановлені засувки в моїх комбінаторних петлях ( always @(*), у Verilog). Мені також сказали, що слід уникати висновків із засувками. Що саме не так із зробленими засувками? Вони, звичайно, полегшують написання комбінаторних петель.

22 verilog hdl latch

7

Яка різниця між тестуванням та верифікацією?

Кожен підручник, який я бачив, значною мірою свідчить про те, що тестування та перевірка є двома різними поняттями. Але жоден з них не дає чіткого (або для мене, нарешті, досить чіткого) розрізнення. Щоб надати певний контекст, мені цікаво перевірити цифрові конструкції обладнання за допомогою мов дизайну апаратних засобів (HDL). Я …

15 vhdl verilog test system-verilog verification

3

Різниця між блокуванням та неблокувальним призначенням Verilog

Я читав цю сторінку http://www.asic-world.com/verilog/verilog_one_day3.html, коли натрапив на таке: Нам зазвичай доводиться скидати шльопанці, таким чином, кожного разу, коли годинник робить перехід від 0 до 1 (позиція), ми перевіряємо, чи встановлено скидання (синхронний скидання), то ми продовжуємось із звичайною логікою. Якщо ми уважно придивимось, то ми бачимо, що у випадку …

15 verilog

4

Як працюють транзистори BJT в насиченому стані?

Це те, що я знаю про NPN BJT (біполярні з'єднувальні транзистори): Струм Base-Emitter посилюється HFE-раз на Collector-Emitter, так що Ice = Ibe * HFE Vbe- напруга між базовим випромінювачем, і, як і будь-який діод, зазвичай становить близько 0,65В. Я не пам’ятаю про це Vec. Якщо Vbeнижній за мінімальний поріг, транзистор …

15 transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal

2

Як називається цей оператор як "+:" у verilog

Я переглядаю тестовий випадок verilog і знайшов заяву assign XYZ = PQR_AR[44*8 +: 64]; Що означає оператор "+:". Я намагався знайти це в google, але відповіді не отримав.

14 verilog

5

Що б змусило мене вибрати Verilog або VHDL над схематичним дизайном на CPLD або FPGA?

У мене абсолютно немає досвіду програмованої логіки, я використовую в основному мікроконтролери в своїх проектах, але останнім часом мені потрібно було працювати з відео, і мікроконтролер занадто повільний, що мені потрібно, тому я почав грати з CPLD. Мені вдалося отримати хороші результати з CPLD лише за допомогою схематичного дизайну, але …

13 vhdl verilog programmable-logic

1

Verilog: XOR всі сигнали вектора разом

Скажіть, мені дають вектор wire large_bus[63:0]шириною 64. Як я можу XOR окремі сигнали разом, не записуючи їх усіх: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Мені особливо цікаво це робити для векторів, де ширина задана а localparam.

13 verilog

6

Яка мотивація у використанні Verilog або VHDL над C?

Я надходжу з програми програмування і не заплутався занадто багато з обладнанням або мікропрограмним забезпеченням (принаймні, трохи електроніки та Arduino). Яка мотивація у використанні апаратних мов опису (HDL), таких як Verilog та VHDL над мовами програмування, такими як C або деякі збори? Це питання взагалі є питанням вибору? Я читав, …

12 verilog embedded hdl firmware

Запитання з тегом «verilog»